跑LVS如何忽略dummy

w765432001

目前是用cadence來跑DRC、LVS等模擬，
而最近使用新版本的rule與新版的calibre，
; `5 K: p* U4 ^! q$ ^# S" r- U& X原本畫的dummy(如附圖)
( `) p. J5 Q$ l在mos旁加上同樣的poly dummy，
4 M+ M  L* y: X卻會被判斷成元件，
而爬文後了解可以從lvs option中設定或是在電路中加入dummy等等的方法，

* g" e) Y8 s0 ^1 T3 k  u想請問若是要在lvs option中設定，
, i0 t2 ?9 T3 t是需要設定哪些選項，
  l5 L( X' a7 M& h
懇請賜教，謝謝。
4 ]1 i9 _' ~' o
! m3 k9 W" c+ ~2 m) ^. c% S0 l

clarkhuang

應該是要去了解 COMM. FILE 如何定義DUMMY  

照他的方式畫 就好了

w765432001

剛剛從lvs option中設定filter

  T; X* ^! Q, y5 o2 Y2 a後來跑lvs驗證無誤，

暫時ok了，
1 W  a2 P0 h5 U" B
感謝大家提供的意見，
9 d' M7 |& @$ V) l7 \
昨天有請教dummy的畫法，
) j: v$ W/ L3 C) e7 u9 S5 B# g
6 R" n7 }1 V& j不過要符合rule似乎要把poly dummy也要接到節點去，
& y- u7 V5 L: J. ^; U" L
2 _0 b# ]3 Y  ]  S; D- I6 M$ r0 Z感覺似乎會很複雜，這我還有待考量。

而目前從filter設定忽略dummy這方法是可行的，
$ J0 M* s$ z9 t9 c$ h
我是設定如附圖，如果有相同問題的可以試試看。

如有任何意見也可以跟我討論~~

2 \- N  v) h2 o% |2 {, G

hyseresis

如果電路上允許,也可以把G,D,S都街接成一個節點...
" D) D8 C6 r6 p% @8 m  q5 H這樣就會辨識成一個節點,
如版主的layout 圖,dummy沒有contact的那一邊可以打上contact跟dummy的G跟share的那一邊接一起,當作一個節點...

pph_cq

虽然lvs是ok了，但事实上dummy的地方确实会有元件的存在，会不会有不良的影响？我还是比较赞成4#的做法。
# w/ j3 o) J; p3 A
[ 本帖最後由 pph_cq 於 2009-8-6 11:57 AM 編輯 ]

clarkhuang

我覺得還是用比較正統的作法比較好  
% p5 b# `5 F, k* W  f/ U! O
不過我門公司 是用跟4樓的大大作法相同
7 S$ S7 X+ U( q3 H+ l' Z) U8 Y
忽略的話可能會有其他不確定因素的存在

cas

good.....but floating drain.source is unpredictable point in circuit

fuzzyer

SDG 都接相同POWEＲ 即可!!!!!!!!!!!!!!

gcd68388

它每一層有面積的限制,所以必須遵照他的限制，不然會一直出現面積的問題,DRC LVS就不會過。

fabc

还是要求designer把有的dummy器件加上，这样存在的寄生效应也能仿仿，另外将来debug也能发现这边有个dummy  device,省得到处找器件。

jkchien

我在layout培訓課程授課內容會提到

驗證DRC,LVS,ERC等等，不可以輕易的作option mode changed.
$ v# m. o6 w2 d除非你是非常清楚option mode changed 對電路與晶片的影響。
+ f4 k8 |/ Y  i  r8 _否則只是為了pass DRC,LVS,ERC check 就擅自修改option code，很可能會帶來嚴重性的良率問題甚至引起noise and latch-up或是failed
0 r; E. v* F  j. D特別是和電氣特性有關的ERC，layout的幾何圖形是一種電學的呈現，端點電位飄移就會嚴重影響電路模擬的正確性。如body-effect, Vth 飄移, switch point.......
" X1 A# X! N' U3 |$ S
4 u+ X& p* }) a佈局工程師必須要解製程技術與電路設計原理，然後再多了解驗證工具的command file使用指令與寫法，才能做出決定。再未充實能力或是沒有把握，請向主管回報，由主管決定。

dysyase

認同樓上的~不要亂改的好~~LVS只是用PC去做CHECK~不能為了~PASS去做~要合乎~LAYOUT~規則~

zhifj86

楼主dummy应该将gsd三端连在一起的~

juro0827

新手來聽大家的意見~
9 u* Q4 `/ m" v- Q(努力筆記)

winch0502

來吸收知識的~謝謝分享 感恩

yuany

为什么有这样的dummy管的啊???

shmiyi

請RD在電路上加上DUMMY的部分
* k4 O& v& j9 N9 g7 @一來可以讓RD決定電位(LAYOUT只要盡到完全告知)
二來有漏電也才知
三來保護自己         
四來出包不會黑
五來日子好過點
9 l3 W% v5 }# z& [& O0 F9 y5 d六來有這麼多好處,還不去加

xuguishuang

dummy mos一般应将mos三端short接在电位上

A52030999

完全同意17樓大大的說法~~~
  F8 g# P/ K) C+ T; o2 e, s各人造孽各人擔~不要輕易冒風險

semico_ljj

S,D,G,B都接在一起就好了！