設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 关于PLL的问题
返回列表 發新帖
查看: 5604|回復: 1
打印 上一主題 下一主題

[問題求助] 关于PLL的问题

[複製鏈接]
跳轉到指定樓層
1#
發表於 2013-5-28 17:23:40 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近遇到一个case:  仿真PLL电路性能非常好,但是在chip回来测试时,PLL恒定工作在VCO的最高震荡频率.  分频输入参考时钟和feedback时钟,环路无任何变动.
1 u& Y1 _& A" g  L+ z由于仿真结果非常好,实在是没有头绪问题出在哪儿?  大大们提醒一下吧, I  X' S) m, L% g
CP输出用了一个启动电路,从原理上分析,VCO的控制电压肯定不会被clamp住的.  为何VCO一直震荡在最高频呢?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2013-8-29 22:19:15 | 只看該作者
請問Vctrl電壓為何? VDD?0 l* z  Z, t% J7 _! a- A' y- K& x
PFD輸出需要量測..觀看是否正常
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-26 10:19 PM , Processed in 0.154009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表