請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
( h) {4 w& `, V0 A" V$ ]第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
4 q4 @$ t0 f6 p8 ^第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

0 L8 k( j; x+ S+ \8 X. X3 ]
% P8 S9 {, F6 `2 y# s: l, G% z# g我是这样理解的：
( ]  v. f2 k4 g- k1 ]2 b. W% K9 Q4 N- t第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
: s* g5 b: x. F. o3 ^6 d* u第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
/ y8 U5 v0 e  L" R4 m2 C1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
" x) w. ^# @1 }9 l  p4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
$ K% V5 |9 M/ [5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
$ f0 S8 U  s6 a4 h: b4 p: D/ f7 a* g6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
VDD引脚只需进行(1)(2)项测试
! ]# L& _) o  Y2 a% i: b
应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

hvpower

THANK YOU  ABOVE  

csleea

It must be tested one by one.  Or you may miss something?

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

xiangxianga396

回復 7# wesleysung
9 N; L$ @) S4 _2 C6 b' [
第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
# V: w7 x( z. E( O3 @9 _; B
每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.
' _% }1 y8 M: ?4 r' X8 k7 Q8 }
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。
+ o$ C  F$ J9 m- o
只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
8 @0 c& N1 B' O& x& t" m% A每一个power pad VS. 每一个power pad;
# l. r* ~3 J  a* H每一个I/O pad VS. 每一个power pad;
2 v9 [' |# Z9 h" R8 o! }( _! n& k每一个I/O pad VS. 每一个I/O pad

tacopippen

看了這些文章
對esd protection又有進一步的認識了

wangdali163

每测一次，都要换新的IC吗？