OP的MOS問題

scott5577 · 發表於 2010-12-4 23:28:20

各位前輩好
我是剛接觸IC的新手,我現在要做一個簡單的的OP,電路圖如圖3,圖3是電路圖M5的部份,那是之前畢業的學姐做的,我想請問一下,為何他的Layout是像圖2,
他不是就是個PMOS嗎?為什麼它的Layout會變成這樣?是有什麼考量嗎?麻煩各位大大幫我解惑...感恩萬分!!!

motofatfat · 發表於 2010-12-6 13:32:18

那個layout 看起來像是 M1 和 M2
是電流鏡, 要做對稱ㄉ ( match )
加上 body 接在 M5 的 D
所以才單獨做吧

sky987 · 發表於 2011-1-11 22:29:55

把他圍起來這叫做guard ring 用來避免雜訊干擾

類比電路的部分要特別小心雜訊問題

tejench · 發表於 2011-1-22 01:10:59

感謝大大的分享
知識因分享而壯大~~~嘻~~~

stevenxit · 發表於 2011-1-25 01:36:58

m5是那顆op的tail current, mos的畫法應該只是一般的multi-finger,
外面包guard ring應該是不希望電流源受到干擾

ONLYFLYSKY · 發表於 2011-7-13 12:30:03

說真的，這並是電流鏡的一部份吧，但跟差動沒有關係，"感覺是把電晶體當一個等效電阻"，看了許多電子學課本及電路來的經驗<PS高職課本也有寫，林均電子學也有寫、史密司電子學也有寫>。至於圍RING是看當時的LAYOUT的考量。都說是電路圖的M5了，怎麼會跟差動對有關係咧。要有關係的話，應該是電流平均分散給差動對的關係吧。

spring30467 · 發表於 2011-9-15 14:28:38

就一般圍了RING的MOS 防止雜訊干擾囉

eva_chen · 發表於 2011-11-2 10:38:17

一般類比電路較注意雜訊問題，
因此加guard ring是常見的做法～

MTK1019 · 發表於 2011-11-17 02:25:53

M5 M6 M10 M11 如果源端电位相同的话他们是电流镜因为他们的Vgs 是一样的

930709 · 發表於 2012-5-12 21:48:44

好複雜!!可以教我嗎?好複雜阿!!!

liu.leon · 發表於 2012-5-17 10:50:27

M5和M8畫在一起,
共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,共用省面積,
就是這麼簡單

Hugo_Chiang · 發表於 2012-6-13 11:29:11

沒有什麼特殊之處，就單純用Ring圍起來而已
通常擺法會是
M5、M8(PMOS)
M3、M4、M7(NMOS)
M1、M2(PMOS)

因為M1、M2的Well電位跟M5、M8不同，擺在附近的話會因為DRC的關係浪費不少空間
不過實際情況都要看所有電路而定

bowbow99 · 發表於 2013-1-28 16:55:31

回復 10# 930709

M1 M2 像這樣畫嗎?

		自動登錄	找回密碼
密碼			申請會員

[問題求助] OP的MOS問題

本帖子中包含更多資源

本帖子中包含更多資源