|
請問我有一個電路 裡面有兩個獨立的ios pmos
% V/ o: ~1 u" [; ?6 Y7 H5 z7 [- W, O) r
一個body 接power 一個floating
5 I/ U c/ h5 z! m2 b6 a
# T% v q! j. O# W# `; N我lvs 驗證後 ,出現 floating 那點的net對應不到 ,但如果我在floating 那打上 和netlist 一樣的netname 就認得到 但是會多一個pin的錯誤
, U4 n! W' [0 _+ I- _+ W" [) V* q6 e+ Q. Q
我如何能在 不出pin 狀況下 解決此問題
$ {" }/ |8 X- {1 I D- R+ @6 h, \1 l+ q Y% d) b
9 n" ]6 Z& V' q) G4 g+ `2 c我power name 有宣告
/ W, N( E1 R& i( V- z' i1 _6 ]( F5 g5 @& N) e: m: m
但出現miss name 的是 我iso nwell 需 floating 的mos 我那mos 不接任何電位
& S0 r) M5 B3 ?
7 K3 h6 P7 X, }+ q但lvs report 卻對應不到 出現兩的錯誤 分別為) k$ ~0 _4 U2 H3 H e1 m4 H
0 `& t9 i' _$ s6 o0 {5 |' llayout name source name
. S; G. n3 W7 C$ ]; B-----------------------------------------------------------
$ }8 d$ s' t) c9 D**no similar N_1112 `3 ^6 {& ~+ n4 o' H
4 S9 T# U3 `$ U. q% T
NET 18 **no similar 4 E! z/ q/ E6 Y+ C8 g- J
: w2 X6 h2 m3 F1 k2 K
但我如果 LAYOUT 打上 N_111 兩條線就會對應起來
9 _" Q$ j ?! S! x' u A; X- H- s# s7 ]. H, Z* ?4 S
但那不應該出PIN
K9 w% d6 p5 {1 N7 Q- n/ j* R2 y! I5 z' V$ e
( G V1 U5 b8 \1 t) Z/ a8 @) V我需外接電位的 都出pin 所以沒設global 旦出問題的是需floating的9 \6 w) E' \; i6 b
: J& L# ]1 H3 F9 Q, N7 h- d6 U3 h" a* Y
~~& J- P y3 B I/ }4 ]
MMP6 OUTB OUT VIN VIN PI5 M=1 W=4U L=1U
1 I6 F; }1 s6 v N" K" Z; U7 R; L, HMMP7 N_10 N_4 BAT N_111 PI5 M=1 W=2.4U L=10U3 T9 f2 g. c! }# `
~~+ |8 F/ C/ J3 n( e
mp6 接vin mp7 floating 但 net N_111 認不到 |
|