設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 10441|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好  o6 q* v$ C; b+ _: {

) v9 H9 r! U$ d( a3 F我設計完一顆opa(cascode_opa)4 r8 W& m: [+ a. L& Y
pre_sim時，輸入端上方的主電流是40uA
8 P) K/ |) g# M2 F: g0 |0 S差動端電流各20uA
1 C! G1 z1 Y" m( p' z7 A0 P7 i$ x7 I7 z$ L3 n7 T2 N. i4 S
但是pro_sim後的主電流卻變只剩10uA! S" b# L  A+ Q  {$ N! |, }  Q0 C( d
差動端只有2.5uA+ p4 a2 L0 e% G6 \7 G% o/ U9 h. ]
" O- t+ `1 u7 k9 R& p- i
請問這是layout上的問題嗎?
+ B& w5 l% h; [po一張部份圖請教各位!, B& E6 o8 o% V' G0 V; x

) Y5 s3 D- V  l5 A& b0 G4 A. l下面是差動開關
! w" }; h. N' e- n3 k  p2 n上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size
9 t) T% W9 o! I3 ~: b& q) F! G, o" v6 W% _9 x- H7 p
有的話可以貼起來，小弟實力還不夠，
0 Q# y; m/ Z! I' R0 c
/ v7 l- x4 x4 n8 b' P! p需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
: [% T! z' O, s" [8 e' M7 XONLYFLYSKY 發表於 2011-5-6 06:37 PM
* K5 w: O( h9 S, p- c9 B$ ]
' [/ X9 {5 g6 O4 f0 X
6 H0 N- s0 ^0 b% Y  V8 u

3 V" g5 ?. a, y: f! [* ?( h0 d
0 K4 \  y# U2 p- n" V+ r2 u5 z3 O# s
您好
' w2 e# T' z7 g) B0 G: t1 l
5 @& W. x* m8 Q! T一開始沒有注意到我用到poly連7 s1 \+ u. ]; Z4 [4 l' v( _

% J5 k* V0 ]3 i# s7 J但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
, W# Q4 |1 V9 v+ L) v2 s結果是一樣的~
: B- ~) i( _  e$ H6 L$ {+ s
* l- B( ?4 p' \* {& A: w可以給個建議嗎?(應該不至於會差到這麼大)
* [" {$ u' L% Y' L0 |% v' R" S3 d
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
8 H/ \) x+ K5 U- \& U+ Q不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
! |3 N3 @$ g0 S但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
+ E$ V4 ~8 {  X9 U; U0 U% J. S* p
以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering: `' ^2 y4 H5 a

# k1 i. n# W4 J3 ^RD給我的觀念
& u9 t2 ^/ n$ x' p( Q: C- }. ~! V) n) j4 c( ?; s
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
7 u4 Q1 u8 Z/ C+ K
. ^" F! i6 A; I; f" u/ \RD給我的觀念
& v3 a; ~& r2 G
2 L' v! F! H6 `% ]3 U->GATE不吃電
* e2 `; ~- S7 X, f: a( q7 yh2off0202 發表於 2011-5-9 05:18 PM
) I) `5 T3 C/ {* e, ~

. @7 P- P/ s# x4 o5 U+ I
4 o! x! ~6 Z$ u8 k; B9 i您好
  M+ C% L% x) Y8 q  d- t$ d$ V/ L( N; x+ i: z8 ~/ v
所謂的不吃電是指不吃電流是吧?
' X. _$ T- T$ u4 T! V這個我清楚$ l; ]8 U7 ~0 V4 {( C1 I

2 c. |  k8 A& M! A9 v# J/ |7 T" I所以說再prosim時vdd就要加大來試嚕?0 a9 t6 {# h1 I6 e
我試看看!' \6 B% u+ Q) |) k( ]" O
) x6 v) ]3 I) j: I. ]- ~& C5 a
目前正改架構/ R1 O3 J. @! F, V

1 c7 [; I- `3 K& [) K1 c謝謝您+ Y) E9 T$ L" I4 q4 v! ~$ B- C
若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
) Q+ a( L: C' d, V+ r5 o$ m! \
, f, C( ]' `/ S( K6 B% h8 }; U) u

6 z! E' d) V8 s" ?/ F0 p
! P3 t) y, Q1 ~  T$ u/ |    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820
( v" F8 ~  t' p+ }7 Y1 }8 s0 d% P9 {

% ~. W+ I9 k8 B7 H% N    嗯，說真的，
4 K, x4 G0 ]. b5 d8 Y該要圍的地方沒圍，\
# _8 _* \2 i- }# W重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，8 A! K' r6 K2 u4 y1 [( K* h$ m
電源供應量是否足夠，
8 _6 S1 P2 q3 f9 m/ `. J' s6 p! ~+ e7 S, p
拿到的參考資料是多久之前的資料，
; b& d5 U2 a8 E1 `3 c4 {參考資料是否符合目前您所用的製程，% F5 J* R5 S% ]% r- k0 T1 A2 S
" A) g  h, }  R2 i: t& K" X
對於目前使用的製程，所選用的材質參數是否有考慮進來。( q3 k0 Y* P' [( k$ r

4 z9 k3 F1 F6 q4 F; |請再付上您的電路圖。
8 k3 {$ D3 j0 d; g3 w6 S4 h  s$ w7 f1 a# u* n
以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202
% _) _& V) Q" ^2 q& u: A. M
0 W; s  U; k) g2 m) j$ s% G" b4 Z2 s( a' [5 ~6 u% t
    您的講法有誤點，
% |( p8 e; I7 O0 C$ \$ b& v6 D0 W- N& s" W9 L) O: C& q6 V% ^
POLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
; ~) @' `4 x% U" ?/ ]6 u( }2 x0 R  M  W$ J
POLY電阻是會吃電的。
* e# X) A4 M. G  ]. v
8 T0 c4 R( w9 q" v2 F7 u不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
3 F" W; ^: `! X8 a5 V8 f8 q* ]( \7 I7 s# @% W" ^* @
吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半- Z' R$ p9 a& Y' [) p% ?) S& L" Y- ?

, v! |5 J' r( p; n) b9 y下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
4 S3 G& G9 W5 ]4 D
- Z7 E2 j; k1 b0 B- ?1 H5 \" m試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 10:46 AM , Processed in 0.196012 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表