Power MOS架構問題

libra3333

有誰公司有畫過類似Power MOS架構，能在TSMC製程畫嗎，如果能那W/L如何計算，因為Poly會有重複的問題需要知道。
  o8 ^" J% i9 D/ c# Q2 M! r- o

edengod

左手邊的將POLY重疊的部份去掉假設POLY是1U
8 }- K/ P7 k$ T- J7 w/ BPOLY to POLY是2U  每條POLY 為17U
+ j0 O( M6 ]+ H4 d17*10-5*5=145
+ I/ O  w+ k3 {! b: V右邊這個就沒有重疊的部份,但卻有打折部份的損失,
看你要多精準,粗略的打折部份就算是1/2,
就這樣子

sjhor

通常  POWER MOS 應該不用算到這麼精細吧!!
- _% O3 f8 v+ `6 p% G; t1 Q他是看整個 Rds(on) 所以  這些的誤差應該是可以忽略的吧!!
6 z; _5 a1 k( B$ c5 j; j/ @, f  s口字型要看她的整個結構  還有引電位的問題!!
: u# n1 H) W2 R) s5 c  e口字型  應該是對稱性的結構比較好畫!!
若是 DMOS 目前還沒有實際的使用過!!

bowbow99

Rds(on) 是什麼？？
/ t( C2 c; k9 I" n怎麼判斷Rds(on)？

sd5517805

希望各位讨论，多谢大家， 。。。。。。