想請問那裡查詢的到簡單的反相器設計電路實例

君婷

小妹我專題是設計高性能全加器晶片電路，而實質上主要偏向學習佈局並往這方面發展!
但聽老師說去瑞昱應徵的學長姊 當初主管就現場考她 設計一個簡單的反相器。
因為學姊馬上就畫出設計好 就直接被錄用了~
3 X$ M/ @  E- c, X8 Q0 n只是對沒什麼設計蓋念的我而言 連簡單的反相器是怎樣?實例也沒見過...
. V2 T. t3 P! c, Y) M而專題老師較注重的是學習IC佈局 對於我們是否設計出一個好的全加器並不是最重要，並且說要給我們相關的設計資料方便我們
& l' }" M% ?9 S2 U設計電路，旨在學習佈局理論!
6 A  ]8 O3 v3 M1 d1 _6 u但好巧的是署假也聯絡不到人，而小妹我很想知所謂設計一個簡單的反相器 到底是怎樣簡單的反相器電路?
還是說只是加個保護電路就算是一個簡單的反相器?
因為聽聞瑞昱主管面試曾問這樣的問題，則更想知那裡有別人教學或設計好的簡單實例給我參考。
方便我設計一個簡單的全加器就夠，目的 學習layout為主唷^^

* E& j! |+ J8 @$ i9 H' h3 a但關於vlsi的資料 有保密通訊規定似的 不能隨便上傳網站 並且被台積電 截住 將會受罰的 好像是這樣耶!

小朱仔

原帖由 君婷 於 2007-8-16 09:14 AM 發表
6 {8 R* o# e" S1 B* F8 L6 |# U小妹我專題是設計高性能全加器晶片電路，而實質上主要偏向學習佈局並往這方面發展!
但聽老師說去瑞昱應徵的學長姊 當初主管就現場考她 設計一個簡單的反相器。
8 D  |) p( H4 u" V5 I, Z5 ?- m因為學姊馬上就畫出設計好 就直接被錄用了~
只 ...

' i; z7 |1 R8 y& F% o
8 B  ~- c+ b# h4 q6 _( W2 E
7 D3 E3 L; `+ f0 |. c( n小弟我有在網路上找到不錯的資料,大大可以參考看看~~
+ t, `+ p$ w0 C: W  C; P! |

遊客，如果您要查看本帖隱藏內容請回復

君婷

這個從通道長度知是0.6微米製的的反相器 電路教學吧? ^^
  O, j( \% [4 _8 r" b$ x裡面寫如何從library 建cell及建symbol、layout view~
謝謝您熱情的提供~ 但是否有已設計好的反相器電路?
因為我看其反相器schematic及layout view 只是純畫一個反相器 並沒接其它pad或是保護電路等等其它的電路，加上內容似乎是教學篇，所以請問一下 這是設計的實例嗎?^^
! S$ \6 i, {% \( c麻煩一下了^^

Oo海闊天空oO

簡單的反向器...
# r' ~) x: ~0 G# I) d/ j8 I如電子學...類比積體電路設計導論裡..
應該都會有這種設計的資料
- |  y$ P* C/ F5 p簡單的Inverter~
. K( u/ p+ M7 \; O! n可以由一個PMOS和一個NMOS組合而成..
設計方面...就看個人需求...
: p6 Y0 Z; U" ]0 Y! R6 H其中我認為需要設計考慮的就是延遲時間還有輸出電容
3 n! K' y  y" R  h+ b% w這些公式書上應該都有

woo240

就一個反相器而言好像不需加上pad
除非是有連接其他重要的電路
) C. x8 a- S4 N2 u0 p; `: z5 Q1樓樓主所說的面試時問的問題，我上課時老師也有提過
老師畫出來的就是最簡單的layout圖
0 S8 X! z6 x1 Z; c: o, V: F沒有加上pad

君婷

我想問實例原因是我手邊的資料不足加上如果假設面試時只是單純畫一個反相器就與面試官說這就是我設計的一個簡單反相器，然後它的延遲時間或輸出入電容電阻等值是多少用口頭上的回答。
8 K9 H, W. ?) }8 D5 S, ^5 S這樣不就等於畫一個反相器的layout圖沒什麼差別?
. ^- I' t# i; f所以想請問各位熱情的大大是否有已知資訊可提供 或是口頭說明一下 ~
2 x8 E9 m& \( v0 s$ d何謂設計一個簡單的反相器電路?
因為小妹我不知它的標準程度是如何? 是指基本邏輯閘反相器加了什麼電路 而使它比原先純反相器電路性能有較提升?  當然了 這應該算是討論設計方面的理論並舉個實例!
而小妹我有說過自身目前還沒有什麼設計的概念~ 單純拜託若有先進們 有已知的實例是否能提供建議或協助 謝謝^^

finster

我提供一個我以前主管說給我聽的經驗
- U) [. @1 I. S; W4 }5 @我以前的部門要應徵一位電路設計工程師,來應徵的有很多位,有的是剛畢業沒有工作經驗,有的是有好幾年工作經驗,也有一些換過不少公司的
因為每一位來應徵的都說自己的經驗有多豐富,在學校學過多少領域的課程和知識,當然履歷表也寫得滿滿的
2 W1 W+ H$ R, D5 K% n但,我以前的主管他說,他會讓他們介紹完自己的學經歷與自己專長之後,出了個小題目來考考他們
題目很簡單,就是請他們畫一個最簡單的two-stage OP Amp出來
3 |5 {# I; a  F結果,來應徵的人員甚少有人能夠畫出完整的電路出來,更遑論進一步地說明電路的工作原理與設計技巧
我以前的主管對我說,他並不是要考多艱深的電路技巧,也並不是要找一個多強的電路設計工程師,而是想找一個基礎專業學識都很紮實的人來幫忙他一些工作上的負擔,一個優秀的電路設計者如果沒有最紮實的基礎學識,那根本稱不上是一位好的工程師,因為根紮的不夠深,就無法往更好學識領域發展

故而,樓主問到瑞昱的主管考妳學姐設計一個簡單的反相器
/ t  D' M( N% q0 a6 z/ J其道理就如同我以前主管的考題一樣,他並不是要妳真的設計一個反相器,而是要了解妳知不知道在layout上要如何畫一個反相器,藉此應徵的主考官就能夠知道妳在layout上的程度上到底知道到那個程度,如果妳連一個最基本的反相器都畫不出來,那找妳進來公司豈不是要從頭教到會
  _6 s6 h( f) r如果妳己經有了最基本的概念了,只要再進行一些基本訓練就能夠上工了

m851055

一般好的簡單的invert若是輸入端為input PAD則需加入對VDD及對VSS之ESD device，
! p3 F$ }7 S4 q3 w9 |output端若連接 output PAD則亦是如此。
* h3 C5 n- j2 e7 h0 M% a
另外就是PMOS與NMOS之length在相同的情形下，PMOS width較NMOS width大2-3倍。

" y# q$ S  j. c+ k另外簡單的invert也可以理解成好的invert(我覺得此項必較合理)，好的invert是rise time趨近fall time、使電路之不確定區域縮小抗雜訊強(這一部分最重要，因為不確定性往往是layout的致命點，此處靠個人去設計，不便透漏相關技術)。
6 d! o/ X& a8 q# Y' F1 ~
" @: G, K9 x3 S# i- f  u以上是相關基本功及需注意的地方，供您參考。

越是簡單的東西越考實力，所以你可以理解成好的invert、工作良好的invert、抗雜訊高的invert.....
1 W9 n+ E- k5 D) }: B' j6 d0 g! b
& ~! ~' z3 n& Q  A# t[ 本帖最後由 m851055 於 2007-8-16 09:58 PM 編輯 ]

君婷

謝謝副版的回應^^
+ J- E7 I8 L* B- N5 G/ L小妹我曾在這留言問站在身為學生的立場在畢業後應徵工作前，我們初學者最基本應該作到的是什麼? 而令主管願意對此新人教育訓練!
0 }+ w# d% r9 i' H我目前只知tools操作、除錯上的熟悉度 及對製程的了解，但仍不是很清楚要那些基本觀念的熟悉才能讓自已基礎打的夠紮實? 於是進入公司便可以別人只要稍微直接講重點和方法 便知道如何處理! 目前正希望的是能作到這點!
* v/ N1 A+ Y( A7 x  [( i3 n, W2 X/ C以已在業界的各位先進的經驗 關於基礎紮實的觀念 是否還有那裡可以補充嗎?
還有對於製程的了解，小妹我目前僅限於對專業名詞的了解及熟悉 以避免別人說什麼英文名詞卻都不懂!
請問基礎紮實的觀念 是否還有可以補充的嗎? 這是最後的疑惑 謝謝^^

m851055

1、一般layout繪畫digital layout及相關驗證工具會用就可以找到工作了。
; H8 I( N8 X( ]1 Z2、若你想比別人強，那你就要會HV layout、mxic layout、BCD layout、RF layout....等，當然這是在磡公司需求。
3、若你會2中2項，那就一定錄取。
7 y5 s# ^$ i6 T4、若你懂DRC/LVS/LVL等的command files撰寫及修改，那直接開啟履歷就有人找了。
, w* i+ k. B9 K8 T4 b6 e4 @- ?5、若你會多個設計軟體，那就更好了，不會也沒關係，軟體都可相互轉檔。
: m1 H* v8 }" F" G3 {* s6、電路上之設計一定要懂，就算不懂也要備起來。
7、製程上除了digitdl外各家的製程都不盡相同，看相關foundy資料即可。
& E" D0 M7 @6 @5 h9 K$ u" j+ u# E8、digital mask之dark/clear一定要了解，一般面是常問，最常問的就是diffusion，其為dark

diffusion=Active (很多人不知道)

m851055

dark 簡單的說就是曝光後留下的layer如metal
' D+ R% p9 n2 M/ d9 aclear 簡單的說就是曝光後不留下的layer或import如N+

finster

其實,何謂基礎紮實的知識見人見智,每個人有每個人不同的標準和看法
相對的,不同的老師也有不同的標準和看法
而就以我個人來說,我不是layout工程師,所以我無法以一個類比電路設計工程師來回答說何謂基礎紮實的layout
我只能以我個人的觀點來告訴妳我個人的看法,而這未必是正確的答案

在layout領域中
可以區分成tool的操作和實際元件的畫法兩大類
不同的tool有著不同的操作,而各家公司所使用的tool也都不儘相同,所以,在tool方面,很多公司所找進來的layout工程師若是沒有經驗,通常對於tool的操作大都是從頭教起居多,而如果公司用的tool和學校的都是同一套的話,那就要看其版本是否相同
6 M4 j+ f; p" U; N9 B; r所以,就我個人所知,layout部門在找人時,tool的熟悉度並不是第一選項,如果有好幾人都具備實際元件畫法的基本要求的話,那tool的操作才會是決定錄取與否的考量
1 Z5 ?* e- e  w4 ~" F9 [& \
至於實際元件的畫法,就以類比電路而言,最基礎的元件是一個PMOS,一個NMOS,電阻,電容和BJT的畫法,而最簡單的組成電路則是反相器
故而,要測試一個無工作經驗的人想了解他有關layout的程度最簡單的方法,請他畫一個反相器是最基本的考法,因為一個PMOS和一個NMOS可以組出無數種類比電路,如果連一個最基本的反相器都畫不出來,那可見其layout的程度幾乎是零,同時對於其製程的概念更缺乏,如此一來,找這個人進來公司將要從製程概念,layout知識從頭教到會,那將會是一件很累人的事
/ p  C& |$ v: t6 t; z8 h/ w再來,除了要會畫基本元件之外,接下來對於LVS/DRC/ERC/抽LPE等項目要知道各別的用意和如何操作及除錯,當然這是比較進階的layout要求,而這幾項要求是身為一個layout工程師要會的技能,而之所以是進階的要求,那是因為要作這些動作需看得懂design rule和相閞的layout rule,不同的製程廠有著不同的規定,而身為layout工程師一定要看得懂,更要會看其中的訊息,當然,對於沒有工作經驗的人來說,或許很難看得懂LVS/DRC/ERC/抽LPE等相關錯誤訊息,而這些知識,絕大部份也都是在進入公司之後才會學的知識,所以這是進階的layout要求,而對於一個有工作經驗的layout工程師而言,LVS/DRC/ERC一定要看得懂,不然會被老闆釘

" h9 D# T0 J- j+ P: z最後,想補充一點的是
. d9 T# O/ B% W& e0 y% Xlayout的英文絕大部份都來自於製程的用語,如果製程的順序和英文名稱與用語都能夠很耳熟的話,那對於妳在看layout rule會很容易上手,因為那些layout rule都是在定義製程上的相關規範
1 R3 s# ^1 K& P/ v+ u0 ~% i對於一個沒有工作經驗的人想應徵layout工程師,其面試者通常不會有太多的期待和要求,能夠畫出一個最基本的反相器,同時能夠流利地說出製程相關流程和順序就己經很足夠了,因為很多細部的知識都會是公司內部再教導,而這幾乎都是公司對沒有經驗的應徵者的要求

君婷

是的謝謝副版提出個人看法
3 |  q0 N* L$ E4 o5 X8 u小妹我目前正練習畫基本邏輯閘，畫有的nana、nor 而數位邏輯閘的layout圖有點雜如全加、半加器、、其它正反器 等 。 不知這數位邏輯閘是否也算最基礎的元件之一，另外可不可以問一下面試時主管若考你畫反相器 該不會是叫你實際操作 畫吧? 這樣不就要練習75秒內畫完@@? 同時因為對其design rule不熟 所以畫時各材質可能以較大距離來畫 主要為了表示自已懂的怎畫。
是不是實際上機畫辣^^ 要併速度捏 = =

finster

我還沒聽過面試時要上機考layout的呢
面試的主考官只是想知道妳的layout程度,而非要實際上機考,而且,每一個製程的design rule都不相同,很少有layout工程師去背design rule的,通常都是接到project之後才去看design rule,然後才去畫layout的,所以,面試的主考官不會這麼狠要妳實際背出design rule,妳只要畫出一個大概圖,並解說一下各個關係就可以了
# ]/ {3 x& ]1 z0 J
再者,面試的主考官之所以會想考畫一個反相器,那是因為每一個應試者的履歷表上的學經歷都寫得很多,會很多tool,上過很多課,在自我介紹時也講得頭頭是道,但,這些都是應試者講得,而沒有真實地呈現出應試者的"專業學識能力",面試的主考官惟有透過他認為足為表現應試者的測驗才能測出其能力
如果說當初應試時你說學過很多tool,也上過很多課,等到實際上班時,主管交辦一件工作要你作時,如果你回答學校有教,有學,但我不會時,那主管豈不是瘋掉,因為很多主管就曾說在面應試一些剛畢業的學生,履歷表寫得很多,問他有沒有上過一些課和操作過一些tool時,幾乎應試者都會說有上過課,有操作過這套tool,但真正上班時再請他作一些事時,他卻說學校有教,但他不會,所以很多我認識的面試主管都不太盡信履歷表上所寫的事蹟,惟有實際自己臨時測試過才比較有保障, 除非你有參加過一些比賽且有得名,那比較有公信力一些

$ a& w- g5 m/ R- t1 w' _至於你提到畫一些全加器,半加器和一些正反器等等
- |# c2 K8 q  [9 e) z其實那也算是基礎元件之一,不過是比較複雜一點的數位layout
) `% l$ T3 i' m3 ]如果是想走類比方面的layout工程師,可以試著去畫OP Amp的layout,因為這是最常見的類比電路,也是類比電路工程師最在意的電路之一,通常我們都會請layout工程師特別注意OP Amp要怎麼畫,元件要怎麼擺放,那幾個PMOS或者NMOS要作matching,那幾條要作對稱等等

superfool

最近刚开始学习用laker，我也想看看实例是怎么画的

SANSUI0304

謝了...你的資料
2 Z2 m/ N$ ^5 P( a
/ S. I$ V; Q& p% [6 T有你的分享真是感謝

SANSUI0304

前幾天去一家公司面試.他就有實地的佈局,但是電路並沒有很難

但是遇到的問題是圖層的定義不同,所以畫起來實在很....

因為都在找圖層,每一家圖層的顏色花色,與上面的字都不同,面試可真是要看清礎
$ ^7 H; K  X1 a; g
謝謝各位學長們的分享
7 G( S1 i, R0 P" `" E, V
& B/ t: k5 D' Q8 H6 [. BLAYOUT菜鳥一隻

skeepy

大學使用的VLSI課本上應有吧，再找不到使用GOOGLE大師，
有電路圖後一般CELL-BASE LIBRARY都是使用MIN RULE下去劃的
0 m5 ?) H7 p; c9 A* h# n, _7 Q，要熟悉是INV NOR NAND這三種，較複雜的邏輯電路都是由這三種
組成或是加上一些PMOS NMOS TGATE。
% n9 z9 h  Z6 r瑞昱好像有幾個女的從大華畢業的在那LAYOUT，現在面試比以前難多了
，以前只用拉拉線跟智力測驗考考。

afor

最近要學IC layout,
7 C$ {8 T, `5 H謝謝各位大大的經驗之談
真的滿受用的

annieabsent

我好想了解內容是什麼喔。
我再搞不懂，就會被當…。
救救我吧…。
我不想延畢。