請教前輩們有關 Pipeline ADC 的問題

naliga

想要請教前輩們有關 Pipeline ADC 的問題
2 H$ h: O: Z2 a' p; v- cADC  每一級為 1.5 bit 的架構做 calibration
晶片下線回來量測，就結果來看
在某些特定的 stage 會有很大的 offset
造成嚴重的 missing code
& D3 F# k0 m  X6 ^1 U! l1 O) [有的 chip 發生在第一級 有的 chip 發生在第三級
1 C3 i! I7 n5 a6 B想不透的是，因為有 1.5 bit 的補償
理論上應該可以抵抗約 +/- 150 mv 的 offset
2 H8 v8 E+ l% S$ v! ]1 G: K6 A一直找不到可能掛掉的地方
想請前輩們給一些方向及意見，感謝

lchuang

==================================================

: Q& D* x0 P3 N2 K4 U有的 chip 發生在第一級 有的 chip 發生在第三級
/ Z: g/ J: C: j1 k8 i; g( f; |
想不透的是，因為有 1.5 bit 的補償
* D- K5 d3 z* k
. G; R) ?- z) \5 B理論上應該可以抵抗約 +/- 150 mv 的 offset

( |9 w; P1 q7 h2 X==================================================

以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了，
0 L5 |6 V5 [5 H3 e# z, o5 L# g
$ u8 w! k; x( |( _: [# z所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~

' F& Z, j0 b, N6 t2 W: a另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)，

1 ?  I; t  G' \' d, J# i那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................

, u* [! ~* m4 A+ K* A9 `所以你可以先提供一下你的ADC規格，大致才會知道這個ADC的關鍵在哪........
! i+ i# G" t# R1 a4 Q( b
. @( s( b8 x4 @2 O+ T至於你所謂的miss code會發生在第幾級......其實以pipeline來說，只要第一級毀掉....

後面的幾級我想都不會好到哪裡去........

所以pipeline的第一級OP是最重要的，你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~

  i+ C; p+ d* F6 n$ A" D1 t1 c6 HGood luck

naliga

Dear Ichuang 大大
0 {+ r8 B; ~0 T3 C6 H! ]+ d不好意思，請問您指的 OP 是指 Reside 上的 OP 嗎？
積分器的 OP 我有 check 過 error 穩定時的 error 有小於 1/2 lsb
# [1 u, v% S/ O* c7 c' l, ~4 D$ j所以我才會傾向懷疑是 comparator 的問題

當然，若第一級輸入的訊號有問題，後面的數值都沒有參考意義
7 ^* n; u3 Q+ S( ~因為不會貼圖，我用文字說明一下我目前的量測結果
ADC 為 10BIT Swing 為 1v Common Voltage = 1.4v
我輸入一個 ramp 得到的結果為
Ideal Code : 1,2,3,4,5.......126,127,128,129......158,159,160.......255,256,257....286,287..
8 g6 r, t5 l! H( e實際輸出       ： 1,2,3,4,5.......126,127,127,127......127,159,160.......255,255,255....255,287..
' `  R$ M1 V( A) M  H7 |此現象會重覆出現在 127, 255, 383,511,639,767,895 等 level
因此懷疑是第三級的比較器出問題
) p2 K$ g4 k9 C不過每一級的比較器電路和 layout 都相同
, H8 i/ L! @/ c3 g: e若單單發生在某一級又很令我困惑
$ B% s( k# L" s8 d所以想請求大大們給予一些方向找答案，謝謝

lchuang

你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~

) z' D6 b" T6 ^: f+ U建議你先關掉Calibration功能，再看看有沒有missing code~~~
0 y! P. r" j) h3 |, g0 T- i
你也可以用Digital code反推一下你的輸入電壓，
+ w% f1 `4 q7 ]2 V
可以先算出輸入電壓是多少會發生，在我的想法我會想到
6 R+ N5 e5 n0 S; m* I' P
127===>0001111111

255===>0011111111
7 F- ^# W$ q% w" a' h& t) H
1 l2 J2 g0 `: X' T9 Q8 ~( Y383===>0101111111
  |2 Z5 q6 u" t" ~! s5 ~
2 K2 K  s7 B4 V$ J. B......etc
2 t7 G+ n" K( h) ]  V6 C
0 w8 p& D( w1 o  B你是前四bit做Calibration嗎????建議你去看一下Calibration.....

另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????

因為Calibration是屬於數位電路部份，
2 {: I7 m8 u  H3 v5 s4 K7 R2 I
所以你可以透過verilog sim來驗證一下你的數位部份，
% J) o7 U  _+ |0 O3 g1 i
但是你要針對ADC部份寫behavior model來驗證會比較快~~~~
, ]$ c/ R* R& [, n- V8 f
Good luck

lchuang

剛剛手算一下，missing code會發生在輸入電壓為：

0.125~0.155
2 M1 R) n0 \8 s0 r; U6 f
0.25~0.28
$ }3 S# A# c8 s* w3 g9 T6 a$ L
1 Y& x1 i3 _$ _/ H. Q0.375~0.405
" X- N" K! ^+ t+ |& }+ g$ _
0.5~0.53

0.625~0.655
; z+ x8 f4 C7 s) p; ]
3 b1 n  Z( u3 E" D5 l3 A  [0.75~0.78
: R8 a3 p) [( O; c( F1 O
2 m3 p# h0 H" M7 l9 I0.875~0.905
: ~# j# T3 W" ^2 n
0 h! G8 E/ G/ U; v9 U0 r  U" k你先往這方面去跑一下模擬~~~~

應該可以還原一些~~~~

billtc1234

似乎是OP 提早飽和掉了,可能是比較器offset太大或residue gain >2 造成.
比較器的offset 是隨機的(random distribution) ,即使layout相同,但offset 不可能相同.
可以試著加入Voltage source 進入 ADC 的比較器input 端當offset 模擬看看.