Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5474|回復: 5
打印 上一主題 下一主題

[問題求助] 請教前輩們有關 Pipeline ADC 的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2012-1-8 02:27:49 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想要請教前輩們有關 Pipeline ADC 的問題0 D0 Z- i/ z+ |3 U
ADC  每一級為 1.5 bit 的架構做 calibration5 s: k# I8 C, U+ y# i/ f
晶片下線回來量測,就結果來看
5 \% C. M7 u1 |6 k7 u8 E* @$ a* t% w2 ?在某些特定的 stage 會有很大的 offset& X' l5 |" h" d  ]3 {8 }
造成嚴重的 missing code
' b' ^' C2 i2 k+ d+ X有的 chip 發生在第一級 有的 chip 發生在第三級
' M1 n, W; S, }7 s! H4 H4 N想不透的是,因為有 1.5 bit 的補償( J  A  X) K$ S5 p3 J: N" ^7 [
理論上應該可以抵抗約 +/- 150 mv 的 offset
/ K% _2 ~7 R3 v) |: t0 G一直找不到可能掛掉的地方& o, x: i6 j& i# h
想請前輩們給一些方向及意見,感謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2012-1-10 16:23:49 | 只看該作者
==================================================; g: `* ], r/ \, e! c; }# A7 B: ~

: [+ j  P: B+ U; u4 @9 G有的 chip 發生在第一級 有的 chip 發生在第三級+ {" k5 \+ I) v) W

6 p' H( }- ~. f7 \2 K4 b  H6 m想不透的是,因為有 1.5 bit 的補償1 e( ]2 U0 f+ e
  R5 z1 W, I2 d6 E9 Y
理論上應該可以抵抗約 +/- 150 mv 的 offset' X. S4 Z0 g' G  t1 Y2 f  [
0 q3 |: v1 v5 H# c
==================================================" ?$ P' M. |6 g2 L% y

3 o" ~" z! [, G0 U5 ~$ X7 V以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了,+ Z% k: y) [0 p' o) v
+ d/ n8 o$ X9 Z% ^
所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~
' Q6 a, V/ S& U) v* i# }# ?2 q" y/ F- z$ k, f
另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)," q3 D2 X) R: s6 S5 n5 I/ ^
3 e: t, q/ X$ w- K
那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................
# a3 L' k- I. ~( H7 U& y" N' j: o+ l. B/ C4 Z9 K
所以你可以先提供一下你的ADC規格,大致才會知道這個ADC的關鍵在哪........2 g; n( H8 x" G; X  i
" r# }+ M: \- L' {. q- {- T# \- ?/ S
至於你所謂的miss code會發生在第幾級......其實以pipeline來說,只要第一級毀掉..../ f! |1 X4 u! y2 f& e

& y* B9 N( n) S$ h2 B後面的幾級我想都不會好到哪裡去........! e& q( e. F# x' w; s+ {" I; L( P

- `0 p4 c3 x( n* z% C9 r3 {所以pipeline的第一級OP是最重要的,你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~
% _, c  l* V$ \% D7 U0 t# B9 d/ K4 `; A% z% i3 k9 o- o$ i3 W9 \: F
Good luck
3#
 樓主| 發表於 2012-1-10 23:16:46 | 只看該作者
Dear Ichuang 大大+ x* \& V# n; A5 }* q/ j- T
不好意思,請問您指的 OP 是指 Reside 上的 OP 嗎?$ D& d6 e) j: y. N
積分器的 OP 我有 check 過 error 穩定時的 error 有小於 1/2 lsb
2 H8 a4 Z; {5 D- J! q2 s所以我才會傾向懷疑是 comparator 的問題
/ i1 b+ l: s( k4 A+ L! d5 [$ {- g$ q  Y! N# t$ {6 q+ J" y, y6 |0 ]
當然,若第一級輸入的訊號有問題,後面的數值都沒有參考意義
$ W" U0 q) k; v+ ?! t因為不會貼圖,我用文字說明一下我目前的量測結果
1 K6 |2 ^( p! u) JADC 為 10BIT Swing 為 1v Common Voltage = 1.4v
; @3 P1 a7 w9 ?8 k我輸入一個 ramp 得到的結果為
, i* [4 _0 o1 b( H8 E+ E1 q2 JIdeal Code : 1,2,3,4,5.......126,127,128,129......158,159,160.......255,256,257....286,287..
: `) N2 {. {% c8 z實際輸出       : 1,2,3,4,5.......126,127,127,127......127,159,160.......255,255,255....255,287..
" D; c; G- Z! D7 q* _此現象會重覆出現在 127, 255, 383,511,639,767,895 等 level
, T. U" U: J5 `3 @6 Q因此懷疑是第三級的比較器出問題) K; J) T; h- q  j. G9 u! g' t" s
不過每一級的比較器電路和 layout 都相同( {8 y# ]2 g+ \3 M
若單單發生在某一級又很令我困惑( h0 c/ i% S$ Q
所以想請求大大們給予一些方向找答案,謝謝
4#
發表於 2012-1-11 12:08:20 | 只看該作者
你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~9 F, g8 R) i. D
* y/ R3 H. k" y2 ~! R" J2 L. F
建議你先關掉Calibration功能,再看看有沒有missing code~~~
  N: J6 g( F1 Q2 u# M/ G4 {" }5 a* ^" q7 R
你也可以用Digital code反推一下你的輸入電壓,
/ O, M  L- @+ W
7 r1 [9 E% F% P5 S可以先算出輸入電壓是多少會發生,在我的想法我會想到2 d: L: m9 H, A( n% y8 W
0 U+ ~1 q- y+ @# _6 Q! f; I
127===>0001111111
1 {  t* W9 G! k# p9 s* q
: c7 I5 D" y8 R# z( c. R255===>0011111111
5 R0 g/ H+ T, ?7 |3 x2 [* Z
& j2 D7 }' h, J4 ^' i383===>0101111111
% [- A6 C7 X3 ?$ w( Z# @2 R0 t7 G4 V7 O
......etc$ k5 H  q( C4 b0 W- J+ f

4 y! y' U- u- [/ S8 u你是前四bit做Calibration嗎????建議你去看一下Calibration.....
) \6 |% }3 C# q! |: c" Z" E8 @1 U; E- p) T! ^' I3 M' `
另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????9 B& b6 X$ V/ \

( P3 s! J5 [8 S' d( y" {因為Calibration是屬於數位電路部份,9 V7 v1 K( Z0 I8 C. k
) l7 b. u) x. c; v9 L9 \6 g
所以你可以透過verilog sim來驗證一下你的數位部份,
0 k0 X8 N  P* W, b7 m0 D6 x$ \7 k# F" q: t
但是你要針對ADC部份寫behavior model來驗證會比較快~~~~
% e% C: h0 d. `2 ^7 |6 t* {; k8 Q& G) e0 j
Good luck
5#
發表於 2012-1-11 12:17:48 | 只看該作者
剛剛手算一下,missing code會發生在輸入電壓為:  R# l7 ~8 {  [3 `. b1 p, O8 y
; X5 H  H6 C+ u
0.125~0.155% \( h5 @. H, o

) j, _1 C& ?9 o+ m/ i0.25~0.28
) T$ n9 m( j2 }. ]7 x% t
9 }6 y* T* |! P7 W0.375~0.405
- a4 H: O$ Y: |; E9 s1 D% P) j% l( z2 w: ?$ R: D; i$ k% q# x
0.5~0.53
! |& w) H& p. U0 x4 c* ?/ P& @! ]4 p; c
0.625~0.6551 {$ }4 ?% ^1 T$ V: l# Z

3 W  y% q$ y5 Z6 |/ J3 z8 R0.75~0.78' H& L; Z3 }4 {

2 w2 P% M9 F7 Q- f$ u0.875~0.905
! h$ p; s8 ]6 j( k- o9 f
. ^- \# r9 S% u1 t$ R. l你先往這方面去跑一下模擬~~~~
+ E! Q4 b. b' a; J+ x6 m1 S  `& s& E% k5 v1 t" W6 u4 D( D$ ]- L4 W
應該可以還原一些~~~~
6#
發表於 2012-2-22 11:06:12 | 只看該作者
似乎是OP 提早飽和掉了,可能是比較器offset太大或residue gain >2 造成. 9 W& F! h- o! V) W' }
比較器的offset 是隨機的(random distribution) ,即使layout相同,但offset 不可能相同.: b2 \  o" t3 N
可以試著加入Voltage source 進入 ADC 的比較器input 端當offset 模擬看看.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-29 07:15 AM , Processed in 0.158009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表