layout後的postsim探討內部電壓與電流一問

a7893657

9 @& W* S' a/ J請問各位大大：
! `1 `* p7 A6 ]" R1 P5 r: i/ x
小弟最近有一個問題，當大家都已經畫完layout後，常見都只是引出以top cell為block所需的輸入、輸出端測試腳，
' e. V% L0 L3 A1 Q3 a1 |( u如果你想單純看某一點電壓或電流，除了最笨的方法，
( E- J* s, w, r- V在top layout與schematic上鍵入想看的pin腳做LVS，最後再做一次PEX轉出postsim檔，

9 y) h9 c4 [/ O6 l, U0 B/ w有辦法直接在postsim檔上做引出點嗎!?
===========================================================
- V% n; d/ e9 H; X) E4 S舉例：
postsim檔：
7 F& J; u* d3 i  X( NmXINV_C1/MM1 N_XINV_C1/IN2_XINV_C1/MM1_d
( U, p% K; ~* e2 I& l/ b+ N_XTG_COARSE/HTPD-_XINV_C1/MM1_g
1 X6 y& y5 M* I+ N_C_DVSS_XINV_C1/MM1_s N_C_DVSS_XTG_Coarse/XPC11/XINV_0/MM1_b
+ nch L=1.8e-07 W=2e-06 AD=9.6e-13 AS=1.00286e-12 PD=4.96e-06 PS=3.44e-06
, i6 W# h( i& G2 h  ~. D+ NRD=0.24 NRS=0.250714
) n. j, M0 _$ S& W6 ^! p
9 f/ f+ Q# w5 @$ fanalysis檔：
, L! y) D/ C4 C, y+ o.probe I(mXINV_C1/MM1)
.print I(mXINV_C1/MM1)
===========================================================
! b( D8 u: }; [& y# b但實際上，我這麼作並沒有甚麼效果，是我指令有問題，還是最笨的方法其實是最聰明的作法....!?

lchuang

你可以換個角度，當你Layout做完LVS後~~~~~
! P$ |8 L! x% P
你在做Calibre PEX的時候，在"output"-->"Use names from 【Layout】"~~~~
/ q6 U1 A. V3 E
6 D7 q/ t5 E: R' B9 ^) F; Z不要去選"Schematic"，這樣是說抽PEX時候不需要再讓Layout與Schematic的pin腳做對應!!

而是直接抽出你Layout上的Pin name，
- L9 U/ B. ?2 c, S0 H
2 \& Q6 W/ u4 _. `  l* ^這時候你要看哪幾點電壓就直接在Layout上打上Pin name就行囉~~~~

只是記住Post-sim的模擬檔記得要修改一下"元件子電路"的接腳順序~~~~~
6 J# [. n0 }* U# ]. _1 v$ c7 u
4 m/ S8 |- v+ p4 u0 K9 @+ \0 m% kGood luck