前模擬跟後模擬的問題

d1372519

( i, j% h! U3 L, h
# N) p# [$ g* D# q8 r' y$ i4 g
$ j8 I" g# E3 ?9 d第一張圖是前模擬 第二張圖是後模擬
因為後模擬想快點看結果 所以時間只有2u
不過很明顯看得出有問題
! H( z% d3 y/ g: s
圖裡面 第一個是reset 前後模擬都很正常
          第二個是8p電容充放電
          第三個是1p電容充放電
          第四個是輸出vout
  }+ O* C* @: @3 P1 U1 D5 t8 e
現在遇到的問題是說 Layout的 DRC LVS 都通過了
但是前模擬跟後模擬的圖差很多
4 ^* Y% K, c3 J, f前模擬跟後模擬的測試程式都相同
前模擬 2顆電容充放電都很正常 輸出也有鎖定
4 Z* u+ T- R* W; {- l後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
* I2 U1 A7 k) P$ h% d) y
7 K6 S! T# U) u9 l8 x# D' L6 ~最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
) k9 |/ X: y' i- m5 p. Y不知道是甚麼原因
此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
" y( G2 G8 M! {/ A還是layout有什麼需要注意的?
或者是測試程式的問題?
" |8 G" K' e; p5 c9 ^/ _/ j5 j請高手幫忙解答 謝謝 小弟感激不盡

terriours

什么类型的电路啊？
( S1 a/ F. J# y- O1 I从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
4 ^; z, [7 t! d2 Z& ^9 L不知道对你有没有帮助。

bernie820

@@嗯~~~
1 Y* v3 E2 a7 Z( ?. i0 }4 g! [
drc跟lvs過不代表pre和pro會一樣

那只是驗證

4 A# _) w  O! x' K取決你的最後結果應該是pex才是吧!

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？