PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？
6 C1 g5 c/ N' G0 J  I) |! B- [
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致
: H# [  V9 |9 C
0 ?- V* Q  w/ [' psnr不足。

. l% U* z0 M0 J# U, l, d: f9 T5 \所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
# r+ u4 U8 l6 P像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

) f7 r( j' h1 d- M4 v% m: V聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
Receiver noise bandwidth 200 kHz
. _" ?" Z; s) a6 p) M# SAntenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
" r- A6 E' d' DNoise Floor 　　　　　　　  -101 dBm
2 \0 K# V" w: wAmbient noise at receiver input  20 dB above kTB
( d: G' I) S) T$ y) u. j* U5 BReceiver noise figure         4 dB
3 A+ `& }% b$ v跟傳輸上的耗損
Transmission Losses
* K! J( H  [: ?7 G  m& _0 Z' AFree space loss at 2 meters 30.5 dB
  q, i6 f1 N  ^( uFade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
0 D; I5 q: S* D6 x: a& P  p& ~ex: rise/fall time, jitter
9 m7 g: ^& d3 R& F' N知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。