以.18製程下去劃~90奈米所出現的錯誤

ziv0819

% q! s* p" y" P; W" k/ a
3 c! D: `# N0 D7 s" b! \
; t+ j: u0 e# k, w" p4 f不知道有沒有大大可以幫我解決的！
* O% R) e: Z4 d+ b' @# n5 C因為沒有製程說明書~
而且之前畫.18都正常！
用同樣的方式加大元件距離還是出現了一堆錯誤！
想請大大幫忙一下到底如何解除這些錯誤！
謝謝大大了感恩！

motofatfat

把錯誤訊息貼出來看看
才知係瞎密錯誤
通常是 cont via 大小 不同
: O1 _2 t6 j3 t/ _3 @大 metal 的 space 要比較大 等等

crystal_blue

Layout時所需的工具:
7 o7 Q7 @( o& {# b; n
) d+ J( \$ o" }- P1.layout tool
9 z& E) o$ l% g' t, `" l2.Design rule (跟process 有關)
3.technology file (跟layer 設定有關)
- K  t: r: c0 p! a' I4.LVS/DRC command file (跟layout 驗証有關)
: k; Z3 b. ~' e% l% j" G% O- m: U$ D
狀況一:
不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西
0 [8 n" _& n9 v( ?+ @9 A
因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因

5 r- i, e: H& C% J$ V為驗証一定會錯誤。

狀況二:

+ N# `% U5 p" E$ I( F如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因

為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer

; ^) M, {3 f' C: Y% z; O4 ^6 K的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的
9 d! T* B  x6 w
2 [- Y1 X9 r! @* l$ ?& w$ XLVS/DRC command file能夠去認到對應的層。

Layout 要正確，最好備齊所需的工具。