怎麼降低輸出電壓!!

b0bma

下圖是小弟的OPA架構
4 N3 X/ v1 C9 p0 E4 F要怎樣調整可以降低我的輸出電壓到1.6V
不管我怎麼調輸出電壓都在2.3V!!
1 C* Z3 q& U6 z請各位前輩幫幫忙!

jimwang94306

又沒有W/L, 又沒有Supply Voltage, 又沒有SPICE deck. 隨隨便便丟一張圖, 你是教人家如何幫你?

b0bma

不好意思!!忘了補上，以下是我的CODE
) C$ v4 U) K. b5 d====================================
1 U, R' m  p; x1 z4 m$ aMP1   1         1       vdd   vdd  pch  W=2u  L=1u m=18
MP2   2         1       vdd   vdd  pch  W=2u  L=1u m=18
MP3   3         vin+   2      vdd  pch  W=2u  L=1u m=9
MP4   4         vin-    2      vdd  pch  W=2u  L=1u m=9
MP5   5         7       vdd   vdd  pch  W=2u  L=1u m=8
MP6   6         7       vdd   vdd  pch  W=2u  L=1u m=8
MP7   7         vb1     5    vdd  pch  W=2u  L=1u m=9
% \& @1 A9 m# {8 r6 VMP8   vout    vb1     6    vdd  pch  W=2u  L=1u m=9
8 X* {, `- r' m; j1 V9 zMN9   7        vb2     3     gnd  nch  W=2u  L=1u m=3
MN10  vout  vb2     4     gnd  nch  W=2u  L=1u m=3
) D! {' A! Y0 r$ v; A" yMN11  8       8       gnd   gnd  nch  W=2u  L=1u m=6
, r" k+ a3 o% y  bMN12  9       8       gnd   gnd  nch  W=2u  L=1u m=6
- l* e0 z' y" B$ mMN13  3       8       gnd   gnd  nch  W=2u  L=1u m=6
MN14  4       8       gnd   gnd  nch  W=2u  L=1u m=6
  H4 ?# u- T; ~; i% EMN15  5       vin+   9      gnd  nch  W=2u  L=1u m=3
MN16  6       vin-    9      gnd  nch  W=2u  L=1u m=3
2 `1 P* Q+ C( iMP17  8       1       vdd   vdd  pch  W=2u  L=1u m=18
*****************************************************
9 j3 |, d2 C9 Kiref  1     gnd  20uA
3 _  u* F3 M, a9 F, Ecload        vout        gnd         10pf       
, W  u5 G$ r0 X% v) Vvdd  vdd  gnd  3.3v
vin+  vin+  gnd  dc 1.5 ac 1v
, _. u) x# o( x/ f8 P( A; yvin-  vin-  gnd  dc 1.5
0 f5 n' {1 U' |vb1   vb1   gnd  dc 1.8v
vb2   vb2   gnd  dc 1.5v

這張是包含線路的編號
上次弄得不好請多包涵，還有甚麼不足的請見諒!!

finster

1. check一下你OP Amp的Gain,你的Gain值應該很低
2. 你的Vb1 & Vb2建議用cascode bias circuit來產生,而不是直接給一個定電壓值
' Q& Z9 w) Z2 J( w! }% e7 S4 k$ `3. 請確認一下你各個device的偏壓點以及各個path的電流值,從你的netlist來看,M5~M10 & M13~M14的size的比率值不對
4. 一個好的OP Amp,它的W/L不會都是同一個值,而是跟它的bias voltage circuit有一些比率值,同時所有的device都在saturation region

b0bma

感謝finster大大的意見!
我再去試試看~

fendy.chen

transistors的w/l 可不是随便定个值就可以的。
其实在Razav和很多书中都有提到：Vdsat=200mv是一个比较合适的值（For 5V devices）
# v1 m% C- R8 u% p$ Y然后还需要考虑mismatch带来的影响。
至于Opamp的refer input mismatch，Razav的书中也有介绍、推导。
学会去设计每颗transistor的size，是需要花一定时间去感受的。
举个简单的例子：
5 L, y, {4 ^* ?7 _) k4 c3 ucurrent mirror，两个transistors的size都为5/5
1. size改为4/4，is't ok?
2. size改为3/3, ok?
- ?' C. P( S7 R! R4 r! h3. size改为1/1, ok?
4. size改为0.5/0.5, ok?
( S9 S4 N3 l/ F2 C* p* S, I5. size改为0.35/0.35, ok?
其实，current mirror看似简单，其实当你需要去design它时，发现，居然不知道该从哪里下手！
- |; u0 t7 H; D+ k' ^7 l如何确定size，design时需要考虑哪些ciritical keys，该向process索取哪些doc等等。
我周围环境很差，加入您能进入不错的公司。
5 `& q! {1 _7 ~9 Y( @进步是非常快的。
; r7 C7 }4 Z; l) c$ X& R5 a; ]1 JGL!