怎麼降低輸出電壓!!

b0bma

下圖是小弟的OPA架構
5 p0 g  A% a, O* t5 a要怎樣調整可以降低我的輸出電壓到1.6V
不管我怎麼調輸出電壓都在2.3V!!
. Z/ t! b/ ~  P1 a) N請各位前輩幫幫忙!

jimwang94306

又沒有W/L, 又沒有Supply Voltage, 又沒有SPICE deck. 隨隨便便丟一張圖, 你是教人家如何幫你?

b0bma

不好意思!!忘了補上，以下是我的CODE
) u: f" U; B& F' w( J& @# t====================================
MP1   1         1       vdd   vdd  pch  W=2u  L=1u m=18
/ ?' O& ^2 m0 u8 ]! d5 n  qMP2   2         1       vdd   vdd  pch  W=2u  L=1u m=18
/ a  T& Z3 u/ r1 _% qMP3   3         vin+   2      vdd  pch  W=2u  L=1u m=9
MP4   4         vin-    2      vdd  pch  W=2u  L=1u m=9
. G/ \' V: g9 j/ FMP5   5         7       vdd   vdd  pch  W=2u  L=1u m=8
MP6   6         7       vdd   vdd  pch  W=2u  L=1u m=8
MP7   7         vb1     5    vdd  pch  W=2u  L=1u m=9
. Z- i8 Q5 ~# ]2 P8 m9 rMP8   vout    vb1     6    vdd  pch  W=2u  L=1u m=9
5 c" a7 B2 r3 q9 jMN9   7        vb2     3     gnd  nch  W=2u  L=1u m=3
MN10  vout  vb2     4     gnd  nch  W=2u  L=1u m=3
MN11  8       8       gnd   gnd  nch  W=2u  L=1u m=6
MN12  9       8       gnd   gnd  nch  W=2u  L=1u m=6
MN13  3       8       gnd   gnd  nch  W=2u  L=1u m=6
MN14  4       8       gnd   gnd  nch  W=2u  L=1u m=6
MN15  5       vin+   9      gnd  nch  W=2u  L=1u m=3
MN16  6       vin-    9      gnd  nch  W=2u  L=1u m=3
MP17  8       1       vdd   vdd  pch  W=2u  L=1u m=18
! o0 u5 r/ z7 j' [$ W% I*****************************************************
4 k8 u3 t' ]$ O) }# o% ?iref  1     gnd  20uA
cload        vout        gnd         10pf       
vdd  vdd  gnd  3.3v
vin+  vin+  gnd  dc 1.5 ac 1v
vin-  vin-  gnd  dc 1.5
; R& j/ i* D8 d  w2 m8 Q" ?# Wvb1   vb1   gnd  dc 1.8v
vb2   vb2   gnd  dc 1.5v
& K. x- g. Q1 t4 P/ x8 F
這張是包含線路的編號
上次弄得不好請多包涵，還有甚麼不足的請見諒!!

finster

1. check一下你OP Amp的Gain,你的Gain值應該很低
2. 你的Vb1 & Vb2建議用cascode bias circuit來產生,而不是直接給一個定電壓值
3. 請確認一下你各個device的偏壓點以及各個path的電流值,從你的netlist來看,M5~M10 & M13~M14的size的比率值不對
( ]0 C) b' E8 U/ P6 e9 Z) Q4. 一個好的OP Amp,它的W/L不會都是同一個值,而是跟它的bias voltage circuit有一些比率值,同時所有的device都在saturation region

b0bma

感謝finster大大的意見!
# ?5 I/ o% B8 K. y* t( w7 P我再去試試看~

fendy.chen

transistors的w/l 可不是随便定个值就可以的。
其实在Razav和很多书中都有提到：Vdsat=200mv是一个比较合适的值（For 5V devices）
" b& R1 Z5 H5 f( j: _& [然后还需要考虑mismatch带来的影响。
5 s3 d5 b1 r, F至于Opamp的refer input mismatch，Razav的书中也有介绍、推导。
( j/ H2 z- e& n/ p# ~1 B; Z学会去设计每颗transistor的size，是需要花一定时间去感受的。
" u. }/ `5 X7 e1 u3 C$ D" L3 `" T举个简单的例子：
; x, T$ g- Y* N( o3 c7 `current mirror，两个transistors的size都为5/5
1. size改为4/4，is't ok?
2. size改为3/3, ok?
3. size改为1/1, ok?
$ |2 X; w, F& a* z6 N0 |4. size改为0.5/0.5, ok?
* a) G4 _# l! ~1 D0 y6 \5. size改为0.35/0.35, ok?
* M; g6 n% [6 D其实，current mirror看似简单，其实当你需要去design它时，发现，居然不知道该从哪里下手！
! ?4 }8 k# I6 U/ Z如何确定size，design时需要考虑哪些ciritical keys，该向process索取哪些doc等等。
' E/ L, N& F9 x  f# E2 g我周围环境很差，加入您能进入不错的公司。
进步是非常快的。
& G& _6 ~  {5 S$ A# K' JGL!