關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路
. G! [0 }: }, k; W
各位前輩有什麼訣竅嘛?
4 _5 q$ Q# m, D* `9 A! z# P
畢竟很多偏壓電路 一開始不知道想採用哪一種

能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法
; o  t: C8 y2 m0 Y, b$ x5 z, z( Y
小弟我不想只照著學長的例子直接拿來用

因為感覺那不會成為自己的東西!!
( p: C1 G" B5 E" N* d7 p. X; v2 L
. J4 f, U) w4 ]- `& G+ c感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
) _3 ~' w: w0 G0 R8 x建議先看一些analog design的教科書吧!!
; M; ]. g0 {7 Q& n# }9 V4 pAllen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
) W; ]2 {" V8 ?7 b* M/ b3 o教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
1 t6 n: d; i0 E  d+ i# S2 }然後再搭配start-up的電路
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
3 ?/ {% _! x& `7 D/ @" k2 T若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
4 [, ~4 Y. T* Y/ X# `; T基本上樓上各位前輩說的各種特性我都知道
& w7 Q( u8 O, y! i只是要如何把它切確的轉化成電路
我的意思是
假設今天我op共有7個mos疊接(3個p 4個nmos)
8 [. y/ }- J$ k, k; U5 W. l4 U那bias電路應該也有6個不同的電壓準位出來對吧?
6 _9 q- C. C5 G6 j  n; _(對應到同level的mos的gate端 扣掉input的mos)
$ g7 v, ~$ L7 w, ^% ?那bias電路中應該有三個pmmos
3 K* ^1 w9 l9 N4 S( v一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
像是此種架構性的問題~
非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
" X2 y* Z- O3 R4 }的差異跟目的是什麼?
還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
7 j3 q6 [# \- n$ a  N% |+ V6 pop操作電壓範圍是多少? 此op有什麼特殊應用?
上面的東西可以在上面的人所推薦的書上找到.
bias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章
6 f+ W+ }0 E5 P7 T9 Z
8 s3 f. v: M7 y. h: Y7 r裡面有幾個基本偏壓電路
+ L* n3 Z2 G& q2 H. z* d# t
  `; B' J# t! X. Q# ^也許對你有幫助