10 Chipcoin
有沒人有類似這個的疑問?
- o! L3 Z J0 I# [- j Can someone tell what are the different EDA tools that exists? 8 Q. N2 {/ H+ _1 f1 g2 f* }
1 D# D: \1 {% R( V4 a2 [, Z3 ^ m4 \
本版這些主題(投票、討論)你都看過了嗎?# _& G' C; z2 a) O, t" S) T( ?; x
4 _" l, _( ]$ a
EDA戰雲密佈!RD戰力分析? 4 I. ^' v/ k' i! K+ e
實現65 nm設計需要購買哪些DFM工具? 9 {$ X* Y3 r$ w# G
DFT 使用工具調查 DFM 工具戰力分析
J: f' M# T4 W0 b Cadence軟體工具介紹 Synopsys軟體工具簡介 * r2 Z7 p0 w- k0 o
預測2007年十大熱門EDA議題
: n$ ~8 f8 i. G
. x8 M1 j- @$ h6 l6 g& z EDA Innovation through Merger and Acquisitions
7 C! u$ F3 `8 J
, ~1 B" `$ t3 e# v# i+ `( F/ B / e5 s7 O9 P/ \5 K; [/ V/ e/ A
) r$ i+ V4 F8 V3 \ ^
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
6 s3 l3 v# _9 W 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
2 x& i" j8 i1 L" n% l# M- Q - o9 ?" H* J2 a2 |7 a+ K
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
" T8 }; \7 }; s& c' l" z9 X; `
8 v8 q0 J7 r1 Y 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
( A( Y u9 {, k1 ] P 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? 3 S% Z. ^ k0 J4 G
3.激勵方案:也許... % M7 J, V0 s+ I( |/ [8 N( Y
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
; P+ o4 S4 Q' s' ?# i chip123 在沒有 APR 討論區 :
- S4 R7 Z# {; E+ f Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
0 I7 \8 Q# @8 e0 m
' \# I9 W# f9 S: { chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
0 o S e5 e2 P. F. A* u0 H 3 | W# z: t. [5 L! V7 b
EDA 電子設計自動化
9 |, T! b" J3 | Ø ESL設計與模擬design & simulation
! W+ W) F! c; |( i7 ~6 Y Ø RTLsimulation
- f5 O$ ?; e }+ T: {0 h3 o; C Ø 邏輯合成 Logic synthesis
0 r/ g5 p, X& f Ø IC 實現 (Implementation)
8 G) U$ \7 }2 g( p l7 L F9 h6 i Ø 定製佈局和佈線 Custom layout
+ ^+ R' z+ L* D2 n" N* p, e8 M3 M Ø 設計規則校驗 Design Rule check ' k+ O2 y1 H9 v' ^1 A: ?3 Z
Ø 解析度增強 (RET) 技術
/ x4 W' a9 F4 i7 v2 u+ e Ø PCB 版圖工具 layout tool
5 q2 Z( r& X3 y6 p7 s6 v5 L3 v# I8 h/ p Ø FPGA 整合
9 C Q) M8 q4 M" `0 V5 H7 w& ~0 P
) X- m6 ^: T! z; w h EDA Tools 的次分類
7 I7 a! K8 p- L' P2 U
% h5 k% _3 V) X) e6 s! h RF Simulator ( Xpedion ) ) _1 {; k. N" W: _% ?: @ l- L# r
Transistor-Level Debug System ( Sandwork ) 9 W8 P2 X, N B4 z
Project & IP Management ( Synchronicity )
1 M# ?$ t g' |0 W# ]9 r' J' O HDL Simulator and Designer Series ( Mentor ) 8 f. `/ c' b! z: n' [
Characterization ( Magma's Silicon Correlation Division )
9 M: z0 w" Y/ f* U( x, o PCB Layout & Signal Integrity ( Mentor ) * a; x6 A8 @2 f) M! d& ?/ ?
Physical Synthesis and Prototyping System ( Sierra Design ) % Y ?- y: c% K' ?" L
Automatic Constraints Generation ( FishTail ) ; Q: A3 e3 H5 Y3 @5 Z
Verification and Emulation ( EVE )
* V2 S4 X" E/ M Power Analysis ( Sequence )
5 P6 P; ~2 K( p' d. p) T+ | Integration of OrCAD & PADS PowerPCB ( Precience ) 9 w, r i, [ W
Component Obsolescence & Supplier Management ( Precience )
) E! |/ j J; [6 t% B6 ` PCB CAM ( WISE Software )
1 z Z$ z! g+ B; z! C$ ^. d3 w 6 g% g, ?9 m' @
EDA環構服務 1 j; r. m f1 L4 H9 G0 p
http://www.nspark.org.tw/nspark/EdaServiceAction.do 5 l. u7 s! y' R( ^
我來回答