bandgap 與 trimming???

nivek

請問在業界有辦法做到一個bandgap電路不用trimming就可讓輸出誤差在+-0.5%，且其量產yeild在95%以上嗎?(也就是說95%的die在不同的lot其輸出都小於+-0.5%的誤差)
/ N7 o4 o2 p% H( f如果可以辦到請簡單說明一下方法好嗎? 謝謝!

chungming

有trim都需要比較多bit數才會到+-0.5%
況且package後還會有誤差
$ K" m3 m& J) P9 Z( G
一般未trim的bandgap +-7% 大約是極限了

5 V6 X1 w$ D/ E( m# _6 R. G不過如果大大您有新發現
可以跟我說一下嗎?
感謝

finster

Bandgap reference circuit如果不作triming的動作的話,根本不可能讓輸出的誤差電壓小於+-7%以內,主要的原因是因為Bandgap reference circuit而利用電阻,MOS和BJT的溫度特性係數來達到不隨溫度,製程和電壓變化而維持在某一輸出值
8 O: \) `) k' H$ c# C0 h+ c# G) b+ s但製程技術本身就有誤差,即便在同一片wafer上也無法讓相鄰的MOS或者電阻達到一模一樣,像電阻,一般而言,製程廠的誤差值約在15~20%,在不作triming的動作下,製程本身的技術就無法達到了,想要精準的Bandgap reference voltage,一定要作triming方可達到

生如夏花

能問一下，7%是怎麼算出來的

chungming

Bandgap reference circuit如果不作triming的動作的話,根本不可能讓輸出的誤差電壓小於+-7%以內,主要的原因 ...
finster 發表於 2010-5-29 08:08 PM

* V/ E7 y5 q" ~8 u5 r1 ]您好 finster ~
我經驗並非豐富
3 V- ?/ G- B  ]& s不過一般正常該注意有注意的bandgap reference (Bjt included)
通常variation不會超過+-7%
- v3 Q" }* P# s' `# U) M若是像deplection + NMOS那種的確會有機會較大
+ ?6 k8 `& L5 t: P: |trim range一般是會留到+-15% ~ +-20% 左右
(此為量產驗證過的數據)

stanley547

感謝大大分享  努力學習中