設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
3 E* F! C" D" f8 n6 s
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
9 U% R4 v% S9 g' s- ?
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
! F9 H$ T! v9 r1 q4 e+ b* o
, {1 T( U1 T5 d" {8 g，這是為何?
. g4 e% s+ Q, E$ w+ W/ v
電路可以想像成一個NMOS，NMOS Drain接電源16V，
4 }$ y$ c; E1 C- J3 ^
Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt