|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
- ^0 A) s/ }6 j7 q7 ^4 v3 r3 j0 I+ J避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難/ T. D2 o4 m: R& \6 r
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
& ?3 k2 o8 I7 \. o& |& H2 k須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
6 m* U4 a" J, h. a. p才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
; G- ~9 T7 O$ j- v. X! ? l" w3 R錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓5 E. P; G2 y* [
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
8 B) [$ y3 e% ]3 r4 O下的MOS就不易被導通,而且增加了電壓上的損耗。, u: I, @" X( P
8 {; X, {" i% D/ ^: d+ Z如果有寫錯還請各位指正,謝謝。 |
|