請問電壓比較器

bernie820

請問有關電壓比較器的問題

是否兩輸入端皆可為非固定的電壓
/ w! P& D% F6 \/ k$ ?& S/ K
看很多設計都是一端接dc的vref做判斷

8 G9 Z3 d5 L4 O1 H3 n' M& n, C但現在我的輸入端為兩個都會改變的電壓~
' x4 U: r% t1 E1 G# j4 m' @* K+ U7 v& ]
' `6 I' ]3 x" X& N( E8 [那請問這樣要怎麼設計?~謝謝~
3 b+ }" H: g2 O8 d; K* Q. R! ~- `# z
2 c( K$ t$ m+ Y, L/ k4 |我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
8 \' h, ?: u6 m2 K) g: k所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
0 q8 H3 j, r, G6 n: A8 m1 K不知道這樣行不行設計?

但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~
2 V" e2 j4 l5 `- O* v3 P
把輸出端拉回到input是迴授系統(feedback)
負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~

9 @3 m/ j' S9 x/ L1 M" s如果看不懂我在說什麼, 可能要先翻翻教科書~~
" F1 X0 n) A9 O: Z6 Z9 }Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
8 e: l* l- x; s) J6 j' d比較器是把OP用在開迴路狀態
* G# U# F$ L4 R$ F1 [你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
' d' q/ o2 h+ cjackrabbit 發表於 2011-1-6 05:02 PM

9 _# S6 m, c. D. n! k

    嗯!您誤會我意思了~抱歉是我說的不清楚!
9 A$ K/ F: l4 {7 ?/ `我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
6 T7 f- u6 P1 O- M而是最後一級輸出端會拉回來和比較器輸入電壓做比較

. Q+ p2 i: v$ d* `6 k9 }但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
, \: L( \' |0 J通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

! V: Q2 A7 Y: U+ o! v- \要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
; v# V& W2 W  w0 a1 q- f6 S
9 s% i9 G% y, ]0 M% \8 G% r自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。