請問附件圖片layout圖

gwuel888

請問各位,以下有些問題須大家幫忙
& _5 P2 a/ l( i6 O0 j1 |- m7 A1.有人知道附件圖片layout圖,是MOS還是BJT? 或是另一種元件?
  n6 l7 v( c% A. z2.若是1P2M製程其電容用材料佈局,以前都是兩層POLY畫的,但現在想知道此製程畫法
; b* |5 N# h4 t, T5 Z. }* O% X3.MOS電容LAYOUT有參考書籍或是建議以供參考嗎?
/ D; [1 i& q/ j/ V7 N: C7 m0 `; l
8 ]$ Q) _, S7 J0 j
$ m4 `+ R: r+ O! K9 d 謝謝@@

小包

長得有點像 lateral pnp的BJT，它只有2顆嗎??
1P2M只能用一般MOS當電容吧~
MOS當電容只要把S/D/B接到一起接VDD或GND就好了~

8 J' E/ e. P2 d0 N[ 本帖最後由 小包 於 2009-11-3 11:00 PM 編輯 ]

motofatfat

2.若是1P2M製程其電容用材料佈局,以前都是兩層POLY畫的,但現在想知道此製程畫法
- p2 R; e; n* ?& v* i3 w既然是  1 P 2 M  哪來  兩層POLY ?
  t2 X3 p3 I8 Q" e0 q光憑這樣 粉難看出來
" Z: t, @. _  H) e也有可能是  2 層   Metal  MIM ㄉ  電容
/ l( U' d# Q6 b2 P可以說明一下  這張圖是 Metal 層  還是  去掉 一層 METAL  以後ㄉ 圖

gwuel888

附件一層METAL 1+ POLY 與只有 POLY 圖片

gwuel888

因為之前我嘗試有畫過電容,但到了LVS 時就有不知道要如何做?
# H; Y1 m$ a) w- I" R4 a請問一下
' {: D( }7 o  _+ g1.那mos電容SPICE 語法如何下
6 }  K# I2 M* I0 w* y, z3 V是==> MCAP  VDD!  NET2  VDD!  VDD!  PCH  W=2u l=1u
3 e" R0 F( g+ j: U9 l2.容值如何知道??

kazamigai

看來像是顆mos，中間一顆cont應該是D端
外面一排（5顆）cont應該是S端

應該不是mos電容，看m1跑法並沒有把s與d接在一起

小包

回復 4# gwuel888

一般mos電容的語法跟普通mos的寫法一樣，容值要請rd去根據製程推算。
  c. U3 [& X4 N" i) P2 [- T) v看到你po的metal1的圖，這個東西上面有4個接點，我想他真的是lateral pnp的BJT，因為這種架構的bjt是高壓製程的bjt，emitter跟base是同一塊od，中間圍上一圈poly來控製emitter跟base的關係，最外面的od才是collector

小包

回復 7# 小包
. Y) c/ E: \" A3 D8 Q
8 _) _! P. l8 a1 \3 V& V; D- p
! Y1 s9 I% B+ \7 \2 A6 _! ]不過這種bjt現在很少人用了~有些原本有做的fab廠後來也都不提供這種元件了

kazamigai

但我覺得不太像是BJT，因為所附上的圖有用到poly，在我的記憶中似乎沒有BJT有用到poly

gwuel888

1.感謝各位抽空答覆!!
5 U2 F( F3 j; _' v' `, f2.此製程1P2M 0.6um
- [  v7 [0 m: S, J- \9 e8 N3.附件是電容畫法結構，小弟才疏學淺 想問說此電容會是mos電容嗎?

小包

回復 9# kazamigai
7 D% L+ `  v/ p, h
( _7 o# `& D8 n) K確實有這種bjt
. E. I) \( P, `只是你沒有碰過
9 w5 R( K- b8 B  g它叫做lateral架構pnp的BJT
  t/ p; e( p: L- v, {$ P( x為高壓製程，非常少人使用
我也只lay過一次
有本書上有介紹這種元件
"analysis and design of analog integrated circuits"
) u, [5 [: A4 O) m' n* m* ^6 j0 m. lISBN: 0-471-37752-x
page 109
你去看就知道我說的東西了

小包

回復 10# gwuel888
/ `, }  l' [7 A

你po的圖不是mos電容吧~~
+ _3 @- b% R; \/ P: @. K看起來比較像是PIP電容…所以他不是1P2M吧
$ G# ?- P( a! ^9 f9 `( j" B1 B因為MOS電容長得跟普通MOS一樣
. u) \9 D7 z7 S只是SOURCE/DRAIN/BULK 接POWER
; z8 \1 w# i) Q( aGATE接訊號線

kazamigai

按照給的圖形來看，應該類似於此圖。
5 q; I# s4 |6 H. A中間cont為Drain，外圈一排cont為Source，
0 b  a3 |1 M9 l! E在poly上的cont為gate，會用此劃法的情況下是想在有限的面積裡，求得最大的w值
這是小弟的經驗談（因為有畫過像此的劃法）

kazamigai

附上圖片

小包

回復 14# kazamigai
+ ]& V- c$ l9 [! b2 h
有道理~
0 W% |: v$ y0 i  v, i2 b我也lay過類似的mos
雖然長得不太像~
6 Y* ?7 N* U% U6 }) F( x$ _也是一樣用poly繞drain一圈

CHIP321

同意kazamigai的看法，做MOS解釋要好些，如果能確認是1P2M的標準MOS製程，那么應當確認無疑了。

pkf690801

thanks..............................................

shangyi

雖然我沒畫過...但還是發表一些淺見
中間那圈有接contact的應該是thin oxide
* E8 o. S6 x9 v/ z7 T外面跟它相同顏色的應該是thick oxide
2 L' Y3 e' W' i- {有點粉紅色的應該是difusion
' K  R' M; ^: C2 X7 g9 o. e; n內圈應該是drain 因為周長最小 雜散電容最小
外圈應該是source
% k4 t0 }" h, S9 X7 Y6 _, g此種mos layout 雖然在相同面積下會有比較大的 W/L ratio
但ratio值難以估算 所以比較不精準
比較不適用於要求精準的類比電路