Sigma-Delta Modulator feedback coefficient

milvus

想請教各位前輩，如何實現Sigma-Delta Modulator 的 feedback係數
* u" S8 l7 n% s" V0 ?
$ _+ \! Y! H6 E6 E5 D2 T由附件的paper中，提出如何補償CT-SDM的方法
2 L' S1 V- G( W在Quantizer前端，額外增加了一條feedback達到補償的作用

) n. t4 B1 `+ _" k: F[Q1]
目前狀況是已經計算出我們系統所需的係數，並且以MATLAB模擬完成
: ^$ s2 [4 p; U! c: i" k但是在實際作HSPICE電路時，卻不曉得該如何去實現feedback係數   
% Y0 C7 n& h) F+ h1 l1 y附圖1&2：以ActiveRC積分器的係數來說，1/RC=k *Fs；而current mode DAC要如何去實現feedback係數，又如果是voltage mode DAC呢？

' |3 @" X/ r$ h0 ]2 ^[Q2]
另外，係數作 normalization 的原因和方法又是什麼呢？

--
初次發言，問題很多，麻煩前輩們多多指教
  ~) `5 m2 u% L7 t, O( O" c

diabol

你是要做產品的工程師，還是要做畢業論文的研究生
6 n7 i6 l6 {% c, C& X    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差
# O5 D5 ]! |0 n    DAC current feedback 要看feedback電容有多大  
! x- ]$ w$ x. }( l! V# X" B2 B         voltage feedback 要先串電阻到 op input
   係數是在simulink時就決定的吧~~  取法見仁見智~  不過我都是儘量取"有數值比"   
   到時用unit-cell match 特性會比較好
    normalized 是要看你的clock是多少

diabol

最後一級用comparator，用IDAC feedback 會有問題
在matlab simulink沒有發現嗎？

milvus

原帖由 <i>diabol</i> 於 2008-8-29 06:21 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69560&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />
你是要做產品的工程師，還是要做畢業論文的研究生<br />
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差<br />
0 P) a" C/ m9 o  l/ j0 u/ v" f  k    DAC current feedback 要看feedback電容有多大  <br />
         voltage feedback 要先 ...

<br />

# X. }- V0 [) J0 N. }/ ?% w7 @* y目前只是個做專題的大學生而已 =)
- N/ ]" z! I3 A; K9 `+ ^3 |為了使用第一篇附件提出的 excess loop delay 補償方法，我們採用了CIFB回授架構。

& L1 w6 d4 c0 c+ m7 l若是用voltage mode DAC需要接上一個 Rdac 至 積分器前端，而問題在於這顆Rdac的數值該取多少？ 是1 / C*Rdac = k * fs ？  (k 為回授係數、C為積分器電容)
另外，DAC的 Vref+ & Vref- ，而這個電壓值是可以隨意設的嗎？
. O! U& x  C) `" S
# \0 Z+ v2 q- Ynormalize的部分是否有可供參考的呢？
/ l/ k! }$ F3 k目前Clock 50MHz o_o;
7 H4 x, w( D! a. Y  @) o( E
[ 本帖最後由 milvus 於 2008-8-29 06:49 PM 編輯 ]

milvus

原帖由 <i>diabol</i> 於 2008-8-29 06:30 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69566&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />
最後一級用comparator，用IDAC feedback 會有問題<br />
( R+ B; i* J" F4 x1 v/ ^在matlab simulink沒有發現嗎？

<br />

在matlab simulink時，只有考慮到迴路延遲的狀況
至於是否為IDAC，則沒有加以考量 =(

目前電路架構是
+ C7 i' G/ z. |0 b! V/ nContinuous-Time的 Sigma Delta，使用 Active-RC 積分器，以及 1bit 的 Comparator
均為voltage-to-voltage...
' P0 L* o  E: s2 x# I) z* |( @3 j
為了做那條feedback補償，傷透腦筋

[ 本帖最後由 milvus 於 2008-8-29 06:55 PM 編輯 ]

diabol

做專題就簡單了   
  feedback 係數我也搞很久
, e# O4 ], x: g+ o0 F  因為simulink裡的model是single ended的，但是我跑hspice
  是用fully differential model，係數還要做修正
4 d4 o- T, Q( p- q  不然就會"爆掉"  
3 B: Y, l6 V8 Z- V' w
5 X/ y4 O0 w0 k1. 你用hspice寫跑模擬  都是用實體電路了嗎？ 還是 model？
/ A4 N% {$ ^* G8 `2 |8 j0 ]; P0 c- q    每個 op 的 swing 有多大  gain有多大
    comparator切換位準是幾伏？
    comparator到DAC之間沒有latch做delay？
) n  {0 ~( r; h0 ?8 t2 r    dac 給己知訊號，輸出是幾伏？
    請先確定模擬確定你每一個元件(op，adc，dac)
    都是正確無誤
: e& A9 ^$ P* F' }0 O" d  B5 k5 L
2. Rfbk 與 op 前面的電阻、voltage output DAC 的swing有關係，
    建議先用transient 看每一個節點，你會比較有感覺
  H+ G) ^9 C6 a4 I6 R4 i  P& i3 G
; b& v8 O( H( ]3. 我要看simulink的連接圖，我才能給你建議
# C3 T3 I1 |2 L5 U7 i   老實說我是因為看transient，才慢慢調回來的，花了好幾天吧~

luyan923

原帖由 diabol 於 2008-8-30 01:18 AM 發表
做專題就簡單了   
  feedback 係數我也搞很久
  因為simulink裡的model是single ended的，但是我跑hspice
  是用fully differential model，係數還要做修正
  不然就會"爆掉"  
0 n% h; {/ |  E- `  |2 h) p
6 q) w* l1 K8 W! U% r1. 你用hspice寫跑模擬  都是 ...

1 A% I6 ^; C( }' k! L' d# }. R4 t是这样的啊，我说为什么我将hspice中双端输入电路中的反馈系数，放在simulink中看到的频谱老不对啊，学习了啊

luyan923

原帖由 diabol 於 2008-8-30 01:18 AM 發表
% l% K3 B% i% p+ L$ R9 J做專題就簡單了   
9 o; |, q  g  G  feedback 係數我也搞很久
9 I7 K# Z. e1 V! r$ I  因為simulink裡的model是single ended的，但是我跑hspice
& G$ f! \9 {  r6 K3 h. I3 G  是用fully differential model，係數還要做修正
  不然就會"爆掉"  
% V% H2 b" d# e0 `6 z. |4 Q
" g. |& X6 U5 [7 P8 G* W: q1. 你用hspice寫跑模擬  都是 ...

9 l' c4 |) ~4 O0 e 因為simulink裡的model是single ended的，但是我跑hspice
& U1 }! ~( ]1 R, j; p' J  是用fully differential model，係數還要做修正
  不然就會"爆掉能不能将输入的幅度减少一半了？

jjam

不好意思我想問一下 我也是做Fully differential的形式
/ {7 X& F0 [7 s" X在simulink跑的是單端 可是我是直接把係數帶進電容比用Hspice跑
看大大們的討論 請問需要怎嚜調整?  謝謝~!!

milvus

回覆1.
目前hspice跑電路模擬，均為實體電路...
' U* R/ t/ V$ l3 p6 oOP的swing約在 -1.3 ~ 1.3，增益約 50dB
比較器的切換位準約 vdd/2 = 1.65 volt 與 DAC之間有Latch電路
DAC的部分，給定輸入訊號(pulsewave 0 - 3.3)，輸出為Vref+、Vref- 目前給定電壓2.5與0.8  (附件1)
目前認為每一個元件皆以模擬ok ...
% y8 W% C8 B# ~5 h* ?) e( Y
8 {' N, E" }) a  A7 i1 i/ e- A回覆2.
4 B, i$ ~  ~+ S& `* B2 MDAC的 swing 約為1.7 volt這邊有幾個問題是，當我接上DAC迴路時，OPAMP原本應該為saturation的mos，卻跑到了linear或 cutoff區
另外，為了使積分器輸出不會飽和，DAC端提供了一個較低的電壓(Vref-)使得流經電容的電流減少，這是ok的嗎？

回覆3.
simulink圖，如附件2
. l' G( H" t4 \1 \4 Z: v) Z如何從暫態調整電路，以及Single End的Simulink模擬轉至diffpair時，係數該如何調整
希望前輩能夠傳授心得

* j' |* Z+ \" ?
--
. F5 ~( T: F9 M$ z4 W, l, t! V原來上傳附件是有限制的?
我一直以為最近怎麼都不能貼文章 >"<
) c0 x" Q9 u; I  |
  g7 ^6 q7 R: ^- N; r: ~[ 本帖最後由 milvus 於 2008-9-5 05:29 PM 編輯 ]

luyan923

期待这个话题的再续啊，不知道有没有知道，一般全差分电路中的系数，怎样与在simulink中的对应，simulink中是单端的输入输出啊，非常期待你的回复了

deltachen

謝謝大大的分享~知識因分享而壯大！