sample hold的電路佈局

w765432001

最近在將adc的電路作佈局，而完整電路跑過c+cc後，效能比原先pre-sim掉了1bit，
' [5 q( U0 c9 B因此最近將前端smaple-hold amp電路拿來跑r+c+cc的測試，結果輸出結果幾乎failed掉，
因此想請問是否我在佈局上擺放位置不好，
或是若要降低r的影響該怎樣修改，
能提供點意見。
) F$ C( Z' E/ z4 y' T
4 Y- V( h2 N# y: [: N- V) e3 G4 I  m電路圖
! m) m* B* v0 ?# L. E& `& G
0 |9 a8 x; V( N! C
佈局示意圖
5 p- c5 [, Z9 w/ s8 D& T9 f* I- D$ A
% i5 N: r/ w0 z) P5 Z