想問一下DE2-70的問題~!

zero183642

我在試驗DE2-70的時候,發現有些範例程式在進行編譯的動作時
( F2 R3 N) c( E( P會出現這種錯誤

Error: Can't fit fan-out of node DE2_70_SOPC:sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 into a single clock region

想請問各位前輩知道這是什麼問題嗎?因為我是要做嵌入式影像的,偏偏只要有關於影像的程式都會跑這行錯誤
影像的輸出源是 友晶在賣的 D5M
+ I! g2 t# z% r8 `& r4 }: PQuartus II的部分原本我認為是我軟體的問題,所以我又重新安裝一次
& g) v. |% m4 U/ y但還是會出現這種問題
; [. y, l) p/ M% Q; D" x! `
/ ]0 s$ X% u; b/ P* a1 L" ~同樣的軟體我有去編譯另一塊板子的程式碼,是Stratix II系列的
4 `+ F6 N8 R  m4 L是可以編譯完成且可以下載到版子的
6 D, g" W$ t9 C7 w9 V0 B/ H' Y- _- @所以想要請問各位前輩,這是什麼問題呢?

tommywgt

找FAE問吧!
我猜是FPGA內部routing resource的限制
8 R$ D( c3 V4 B! W$ L# I/ e
2 M- e# a% ]; |  D4 j小小的修改一下code應該就可以了, 但是最好是找個有經驗的FAE直接幫忙debug比較快...

zero183642

嗨..你好
對於這個嘛..
, E' s* V1 i1 N' f1 F6 f! \6 u我有直接寫信去友晶問了
4 G( c( p5 @* \0 }0 b只是他還沒有給我回覆
1 [4 ?9 b$ f& L% y9 {, I* N, }但這個問題已經解決了
, i3 ~3 K9 U8 e7 c我聽我朋友說他之前也有過這個問題
* e+ y! M' o: ?( a" [' |但是更換Quartus II的版本之後
就可以得到解決了
5 H2 [  h4 U: p/ F5 }8 j原先是用 7.2SP1
, [* t0 Q, D) J6 b# r8 E我看他用8.1編譯是可以的
我現在更換網路授權版本9.0也是OK的
雖然我也有去查Quartus help
但是程式是友晶那邊寫的,加上自己是verilog的初學者
/ _0 p6 F4 k( A# b& P4 ^所以沒有辦法解決這個問題ˇˇ
6 {$ N7 i0 C! }  p" n. @因為如果可以的話,我還是希望能夠繼續用7.2的