一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
( u8 ?! \+ r0 L6 c. b
不知道是不是我給的訊號有問題:  
2 m; t# `3 a6 w- l; C8 ?* v.op
.probe v(data)  v(clk) v(q) v(qb)
, [2 s" L$ D9 p6 W3 y% y) y) k.tran 0.1n  50n
: a+ b- u* @7 ^+ H  X) x
, h$ t! r7 l+ h
Vdd                VDD!        0        dc        3.3
* ]& O' K) p9 E/ R' oVss                VSS!        0        dc        0

/ F" J: V; W' A3 Q0 I$ qvclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
4 p" d% [, |# q" Z" _vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
6 v2 M  K; `# D0 R8 W+ s0 l
; J0 r7 v. Z6 z& ^8 f. Z
請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
  p& G" M! l( h這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
5 K  J3 Q, l5 o; L) o! H2 D; K. k數位電路做模擬時, 常常會忽略
參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

看來是我的時間設定的問題

謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^