一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
" k! w: i9 L* G, y+ n
不知道是不是我給的訊號有問題:  
$ k+ W# o6 n: s1 `.op
% [2 F6 q7 p3 Y, X$ Y+ y( y) a7 J.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n

( P: {$ f. B7 ?4 y: Q
Vdd                VDD!        0        dc        3.3
Vss                VSS!        0        dc        0
+ y  \' I4 C! Q9 q) l0 A
vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
9 P, D% E9 }8 ?0 Z; }( Kvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
. u. l  \/ ?6 h" X4 a  j
, X8 B& _1 l* V& e
5 Z5 O3 Q/ u: j# l' U: W& c請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
) G6 M  ?, A, @/ i  }這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
/ v" f' s  D5 E# w參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

1 X. _% A( C/ X, s) a. |! F看來是我的時間設定的問題
% O1 a; a+ J! O* ^/ k
謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^