請問使用VerilogXL撰寫程式應注意哪些細節?

kennetharies

各位板上前輩你們好

) J# H3 c% J' c' ~2 ^7 d& J小弟最近使用Verilog XL來撰寫程式~
因在工作站(UNIX系統)上對於一些指令不太熟悉
故小弟先使用Quartus II 先寫出Verilog大概的描述
寫完後再傳上工作站模擬
& D( V1 K' R1 B: F& ]" g6 O6 I小弟寫的code在Quartus II上compile沒error
到工作站上compile也沒有問題
8 ~5 l% ~* W6 y6 |" [) M但在合成的階段使用Design Compiler(Design_Vision)讀code.v時
卻出現一些Error，故小弟來此詢問各位前輩
在撰寫描述語言之前，應該先如何規劃
0 }6 d% M) W- [5 L# G: ^( g確保自己寫出的code在合成的階段較不會出錯呢？

小弟目前寫的程式是一個4-bit 二補數乘法器
5 P5 _0 d* p* z  D2 d7 y最後要使用Astro來做Physical Design
5 C1 o5 N% b+ C/ L; e我想先寫個雛形架構，未來再拓展到更高位元
/ \+ |8 U1 D  ^/ p& G還需要做pipeline，只是在寫4-bit時就發現很多在Quartus II可以compile
跑模擬波形都可以出來
. i& _+ L2 e$ m+ K8 o- a( l" ^9 ~但一傳到工作站卻一大堆問題要解決

# w# ~7 d: A' g: C1 Z; R* Q! c# i煩請各位高手、前輩給小弟一些指點
謝謝Orz