layout三问题分析是否正确

zsf50400

1 P+ply电阻、 N+poly电阻、hres电阻，我了解：hres电阻一般做在NW中来隔离，P+ply电阻也做在NW中来隔离，N+poly电阻直接做在衬底上。为什么N+poly电阻不可以也做在NW中来隔离呢？
& z$ T8 x8 y: e- x2 底中压MOS，中压mos需要用DG层覆盖，低压mos不用DG层覆盖，如果把低压mos的guardring用DG层覆盖，这样是否可以，为什么？
- `2 \# `, u! W% U/ i3 Q  据我判断这样是可以的，因为DG层只对mos的gate区域起作用，是这样的吗？
8 g* g7 n- R  k. e$ c! A/ {' J3 对于mos，res，电容...在做option时哪些必须用metal短接，哪些必须把另一端悬浮起来？
  据我了解，mos必须短接起来，特别时栅不可以悬浮，res可以悬浮起来，电容就不清楚了，但看到过由把MM电容的一端悬浮的，但这样大片的metal会收集很多的电荷？
各位大侠如何认为呢？谁能为小弟分析下呢

arthur03226

1.請問您 Nmos能不能用NWELL改起來?答案應該是不行吧?
, P' C8 s/ o8 u" C5 U* v; p7 P那N+poly res也是一樣，因為會漏電(N+ 與 Nwell會導通)
* W9 p& F  I, v. }' f! K2.LVS PASS不代表做出來IC不會FAIL，這問題請與RD or PD討論。
& |4 w7 V) y4 R" {  l3.根據我的經驗，不管mos res cap 要做option or dummy最好都把他們short掉。

小包

那個~~題目我看不太懂耶，可不可以翻譯成我們這的說法~
很多簡體不打緊，我看得懂~
5 u, f+ w9 q$ B% p$ i但是整句兜起來的意思，看嘸~

zsf50400

1、 N+ poly Res 也就是没有看到过... 但P+ poly Res 和 HRres放在NW中来是常见的；

/ m. `( ^% y! ~- |% b1 J2、LV MOS not used DG(RPO)，MV MOS used DG(RPO)；
( ^( O6 S. Q9 c; h( V, N) v; m6 lGuardring of LVMOS  used DG(RPO）？What is the matter if guardring of LVMOS used DG(RPO)？

skeepy

1.N+POLY N+DIFF Res把它想像成NMOS都是用PRING圍起來，
   P+POLY P+DIFF Res一樣把它想像成PMOS用NRING+NWELL
圍起來，至少我是這樣想的，HRes有的只是用DUMMY RING起來。
2.RPO?看啥製程。
$ _' r7 Y& h( F. q3. DUMMY MOS浮接就看RD的需求囉，若GATE共接時不希望DUMMY
  MOS的D/S 接到同電位，所以呢DRAIN是浮接的，RES CAP一般不
用時是希望兩端接到同一點。

zhdq_413

1．        這個我也有疑問，有點懷疑是不是 因為NW電位的問題
2．        我覺得好象DG好象不是RPO吧，他應該是一層調節MOS gate oxide 厚度mask

zsf50400

....他應該是一層調節MOS gate oxide 厚度mask....

的确如此！他的应用如何呢？