VHDL新手問題

w10789173

當我宣告如下:
A : in :std_logic_vector( 7 downto 0);
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
1 \! x0 z# ]( q6 T: P( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
/ [2 l* n6 I. m# [7 f這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
1 p( p  a# B. j* q7 hEx.
Signal S1, S2, S3: std_logic_vector (7 downto 0);
' R/ N: v. o) a: U, LSignal B1, B2, B3: bit_vector (7 downto 0);
B1<= “11001100”;
B2<= X”FF”;
B3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
S1<= “11001100”;
S2<= To_StdLogicVector (X”FF”);
S3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
! p- M: y( m4 A$ ^. J8 Z; ]" A
http://www.xilinx.com/products/boards/s3_sk_promo.htm
8 f$ |3 u- t0 |( V- e
這個網頁上的tool kit哪種比較適合買來自己用?

' y7 {# z* a/ c* vSparten 3 跟 Sparten 3E的差異有哪位知道的呢?

& m9 }2 A; Y* T( f8 ^9 L我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
: }4 \3 D& c% `+ J" V9 z
; F+ ]5 I0 S7 }$ A% |( `0 Shttp://www.xilinx.com/products/boards/s3_sk_promo.htm
8 N5 t9 k; a; S* h
1 A' ^0 J" V* g這個網頁上的tool kit哪種比較適合買來自己用?
! H- ]3 P# ?6 @8 p
Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?
# l* h' ^% D: u. \
5 z' h% e, l3 ]我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
5 L+ e0 o" k/ O1 y* C
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.
! p3 p: k$ B* X% S1 P! O; `, q

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit