Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8955|回復: 8
打印 上一主題 下一主題

[問題求助] lvs dummy忽綠問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2012-2-7 10:15:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位版大好 有個問題困擾小弟很久了
, f  z5 i, _7 k' r4 q& b, T在layout做dummy時 已將D,G,S,B) w  s9 |8 [5 s, p
接在一起,而lvs就還是顯示錯誤!!! `: V" C2 l0 o
是只能在.SP裡把DUMMY考慮進去嗎?5 \2 w0 D$ g8 c% T/ N7 ?
還是有其他的方法?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2012-2-7 18:16:16 | 只看該作者
有阿 卡利博 中  利用 unuse filter 設定 把
  f8 C# }) H: S4 Q# f7 HDGSB 的MOS 接一起的1 |  r6 Q) c, W9 h- V- ~, \/ Q
RES 2端 接一起ㄉ
* @1 ]/ `: K: V" e  MCAP 2PIN 接一起的
( V% H) ^( T8 r( T8 M7 p# J" b+ f過濾掉
3#
發表於 2012-2-8 15:58:50 | 只看該作者
我推想你或許是浮接而已。, W$ @. S' C4 `1 _
/ V" z& Y7 e  B$ @, I8 r5 X/ q
接在一起後請把他接到附近Guard Ring的電位。) _1 v9 E+ V# G, d4 b* w% p

& K9 v9 W4 L# P6 P' a抑或是附近MOS的Body端。) V+ a: @# I: W* M6 x
5 R7 S4 i% Y, @% V
這樣LVS就不會看到那顆MOS了
4#
發表於 2012-2-10 16:12:56 | 只看該作者
D、G、S、B接在一起的話,接線要接到MOS的B也就是substract......
- F7 V% s3 _% y
5 n/ e  v8 [) g/ `. @6 Y* M( Y並不是單單的空接就好,另外就請你自己在cdl檔加上那些dummy MOS吧~~~
5#
發表於 2012-2-11 10:33:45 | 只看該作者
[/quote][quote]我推想你或許是浮接而已。" z0 w# O5 D  L
1 k; B7 G3 T; D$ J* e. i) g
接在一起後請把他接到附近Guard Ring的電位。/ x9 _7 ?1 d9 y
1 a' P4 P6 s7 @$ V. W8 i. M& |
抑或是附近MOS的Body端。- ]/ d$ y7 c0 |8 l# D4 \( U3 }

/ ]' ], t' @, I2 G6 ~這樣L ...
0 B% X' j+ x" I" V" g, d[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]
0 Q. {: h( l4 w這樣子接和浮空接哪種好一些呢?有什麽原因嗎?
6#
發表於 2012-2-14 21:47:31 | 只看該作者
事情是這樣的,要首先了解LVS工作原理。: {3 Q9 u* F- [6 W, y. h$ V
& ]  E# Z& f: }- T
LVS是將schematic轉成netlist,將layout轉成netlist。4 I+ I' ]7 p3 D) Y5 f6 s  _* ^' ?
3 L9 B$ r7 r& @& ]) @9 X9 _1 B
再將兩個netlist進行比對。; A4 i  L' O3 ?' c' f' ~$ ]
# ?( `2 s- z$ s( r( P, i1 A
浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。
# I, a6 e+ q* X: I( f  M8 t+ c1 F+ p7 s
這在比對下,LVS就找不到在schematic中有匹配的元件。
3 h6 O  E  ~- \# C5 w; ]. W0 v! W8 T( N5 C- B
而全部接在一起在接地或接BIAS,# f* C. v' y6 ]. K" t) ?
# t3 G6 v4 F8 J
就像是電阻、電容或是其他元件節點都接在一起一樣,會視為看不見。
7#
發表於 2012-2-18 16:08:23 | 只看該作者
在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選
9 F: E7 ]' ]# w3 Y; m) i: aLVS就可以過了  不過的原因是因為LVS偵測到他浮接了
8#
發表於 2012-4-9 16:50:49 | 只看該作者
有学习一个知识点不错
9#
發表於 2012-4-16 14:18:50 | 只看該作者
????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起,而lvs就還是顯示錯誤!
9 O8 B, p# O8 R$ O' H% y
* [  ?9 a  n* @% r2 x( h從沒說浮接阿!!!  + C( o% C! A$ C0 i3 Q# Y
# _0 ~5 G! o& z9 W9 U9 w
在LVS command file 加
7 e: K2 o. T$ `4 v2 dLVS FILTER UNUSED OPTION AB
6 ]( k5 e5 {3 I- t" Y, M9 U1 ^8 J$ |+ |; w8 h7 p7 u
就可以囉
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 04:34 PM , Processed in 0.157009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表