當我的訊號線過長時(類比訊號線，很急切要解決的問題)

bernie820

您好
! d( M2 ]3 D7 B- R4 ^( _
想請問高手們
目前已設計好一ADC，初期模擬也沒問題，
但是在佈局時遇到一個問題，就是我的訊號線會很長(類比訊號線)
不管怎樣改變晶體的位置，訊號線都一定會很長

這樣一來一定會遇到天線效應和訊號衰減兩大問題，
8 @, r$ t+ F0 m) e( S
( F( H% s6 z+ ^我知道天線效應改善是在訊號線上加一個diode的pn介面，將過飽和的電流導通在地而減緩訊號線上的壓降，
(問題來了喔)請問我是只要做一個pn介面(非真正一顆diode)做導通到地，這樣觀念是對的嗎？就是用一concatc接在訊號線上
而concatc外層接一nwell包住  這樣可行嗎？ 還是要用別曾"n"特性做取代？
. c' M/ ]! @' {" X; j% }1 ?) G
第二個問題，這問題不清楚該如何解決，也就是訊號線(類比)過長，要怎麼減緩衰減？

0 f! [- c: S4 h0 p, l# _5 y謝謝，請大大們提出你們的經驗和見解幫助小弟我。(很及切要解決此問題)

clarkhuang

回復 1# bernie820

( s$ n1 x& B: ~5 z! ^9 Q0 `
3 V) _! W2 H7 S/ D 妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣會比較洽當

通常 加一顆就好了 除非真的很長，那就加大二極體的面積 就可以了  這是我的淺見     有問題歡迎大家給我指教  謝謝

0 T" z' y8 |! Z4 _0 O# A一般我都會加在 CELL出PIN的地方

bernie820

回復  bernie820

' V( `6 K: O) R5 w; m$ V
妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣 ...
clarkhuang 發表於 2010-3-26 11:40 AM

( X1 I, A" @7 j$ q9 c  r! R


2 q) x/ t& T! L4 L    請問您是直接加一diode嗎?
; z3 ?7 ]' J6 Y% r    還是直接用一個PN接面作等效??
) A) ~* C0 S, E' A8 t    加入NETLIST是怕沒辦法整合是吧!(但若用製程的PN等效方式 應該可以解決這個問題)

( Z7 z  R  d2 d. \  ], @3 J- A    那請問有可啥方法可以改善我訊號線過長導致訊號衰問題嗎 ?麻煩您了

    也謝謝您的經驗

jacky_123

訊號衰減兩大問題: 加兩個inv 應該可以解決

bernie820

訊號衰減兩大問題: 加兩個inv 應該可以解決
( R$ G  Z( u5 J9 m% O! I" H- \jacky_123 發表於 2010-3-26 05:25 PM

' q7 t9 j# Z9 Y( \1 c% _
5 ^5 g6 H. w# i1 e5 s    我這個是類比訊號，非數位訊號^^a
2 r! Q# {% a- }7 ?4 F
   所以用這方法可能導致訊號判斷錯誤!

clarkhuang

妳好  

* M4 ^7 O  K$ X6 W8 r2 M- _就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要注意了，還有長度不要太過於長，
有兩個方式可以解決你的問題:
1.將此訊號線的CELL 移動到比較靠近要輸出或是輸入的地方
2 R* M* ?) o/ b; |5 g2.從新LA過吧  

/ V( `' Y" [5 J7 K所以 事前的 FLOORPLAN 很重要的  要跟RD好好討論 不然會做白工..    如果我的回覆有問題 也請大家不吝指教  好讓我快點成長  謝謝

lchuang

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
4 W9 U1 s2 ]' @. f( t0 Q
但緊接而來的是Metal導線的C耦合效應會增加~~~~以上並不是從Layout上看到長走線就會
/ c0 \+ a  H& t
馬上得知訊號得衰減,還是得透過RC-extraction方式把寄生的RC加回原本的電路上來模擬~~~

* o" ^6 k0 f  L才會確切得知訊號是否真的衰減或者是衰減的影響有無影響到此IP的效能~~~~~
- m% @6 o9 }2 N
' e" a$ O7 o9 @3 {+ A/ j9 X講明白一些....如果訊號線接的是G端....那都是Mega級的R.....
8 j& A! @9 G6 e2 u" k0 o+ \
跟你那長走線不到K級的R這些都可以加回原有的電路來模擬就能清楚看到了~~~~~

PS:訊號線再怎麼走....有一兩百已經很誇張了.....去看看一個單位Metal的R就知道囉!!!

bernie820

妳好  
8 j$ x: x! v+ c1 Z! [4 h+ q
% A) J2 I4 M" Y就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要 ...
2 o# H& }' K$ x) uclarkhuang 發表於 2010-3-29 04:42 PM

7 O  h( P, w6 I9 C
& r* V/ R9 g9 @* ?
    第一個方式我能接受

; J3 ?/ x- J' Y8 v2 p   但是第二個方案我覺得並非是layout的位置不好或者是晶體整合問題(目前我的是這問題)，
/ W- i1 {- ?1 S- b3 o9 g   有時我在想，如果就整體電路而言，電路實在無法把訊號線在縮短，那是該怎辦，
   有辦法像數位電路加許多緩衝器(就是一堆反向器)來提升輸出的效能的嗎?
1 X/ M  ]' Q0 d4 J
    不過很感謝您的回覆^^

bernie820

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
+ L+ t+ u$ I5 f  s" s4 G8 v
但緊接而來的是Metal ...
lchuang 發表於 2010-3-29 06:11 PM

( P" g" \, H! h1 U. ^

+ F. F# ~7 x. w- j    您說的也對
6 w6 S% y7 D& m   但是畢竟模擬和下線回來的晶片一定有程度上的誤差
: [6 t; f5 ~; P" t' @
   而且現在訊號線真的有點長，有到兩百~~>O<