PLL post-sim

bigbigbird

不好意思  小弟想請問一下
, ~1 a+ }1 g4 s' vPLL pre-sim和po-sim完的頻率會掉很多嗎
因為pre-sim用spectre RF跑能夠鎖定住
: y, o4 d! D& Q但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
vctrl卻中就一直處於接近vdd的狀況
我也不知道是為啥~而且都不會有放電的情況
1 }- M) \# v, i' M  F這是我跑短時間的模擬圖之後的趨勢就是這樣= =
- L3 r" O) b+ K  m' h  r

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
# H% j1 }1 ^) E$ [& `/ O2 A& P
$ K# ~9 ~3 o$ v: z! O& ^" E* H觀察你想鎖定的頻率是否超出你VCO的tuning range。

我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
8 x+ o$ ^( e0 q8 n& ]
整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。
/ i5 q/ O- D& @9 \) M5 P$ F* W
以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
* J' U' V6 R1 }) M  O如果有的話,那應該不會差太多才對
另外,你的post-sim是跑only c還是rc的格式
因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
& @6 `: {( @0 x! [" x# M( j* U! H8 Qpo-sim的時候都是跑c+cc
8 X3 S# Q: w% I! `, b% P% k因為我上一踢下線也是發現這個問題  
這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...
. s5 a7 v: \3 M: ~  N5 {; b

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!