Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 16100|回復: 7
打印 上一主題 下一主題

[問題求助] 關於加guard ring 以及在lvs的erc error

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-10-23 13:06:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位好。
9 Z* q8 M) z% O: T" I. o我在CMOS_Transistor_Layout_KungFu這本教layout的小冊子中,在guard ring(GR)的部份讀到. @7 h2 l9 {! `/ s3 v+ p+ _
NMOS要加 N型GR接VDD,可以吸附N型少數載子
! O1 u( e$ Z4 APMOS要加 P型GR接VSS,可以吸附P型少數載子, Z$ P6 J: O8 S
* n5 ^' I* D) c; d3 E& ~5 z. U
不知道經驗豐富的你們是不是都這樣做?
6 _8 y! M, a- w1 O" M7 {& Q一個BLOCK裡除了所需的POWER之外還有兩種型態的GR?1 j8 F, l+ ]" s
我覺得這樣有點麻煩。因為我想若是不管N或P,只要在外圍圍一圈N或P型GR,異性相吸,同性相斥。相+ f( l6 }. y7 H2 V. b
斥的載子會因為空乏區的關係要走比較遠的路徑跑到別的BLOCK,這樣的影響應該相對比較小吧?( i7 ^$ z1 I7 Q3 b( p6 x3 ?

1 g* O. F2 M; y. }; j6 p另外,我是用TSMC 0.18UM的製程。在做lvs的時候也會有做ERC的檢查。我因為多加了這些浮空的GR8 w0 ]% O+ k: p1 h) c+ K6 U% s
造成我ERC有錯,是不是可以不用解掉呢?還是有方法解掉的呢?
# p8 \0 A3 d' }: ^附一下我的圖: 上中下的GR都是ERC有錯的部份,我問了CIC都沒回應我…難道這是非常小兒科的問題嗎? 0 W. G/ ~) ?3 x+ ^# a) V6 N( [
# f' v+ m- N* `+ T# q- i! t2 A

9 h" U% u/ H9 k7 n' ]* y/ ~[ 本帖最後由 gyamwoo 於 2009-10-23 01:10 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2009-10-23 13:09:57 | 只看該作者
小冊子好像沒丟上來@_@
, A7 M5 H/ R) x5 q' S. x3 o. I# j小冊子好像沒丟上來@_@# K& `* N2 H* X3 }  u
小冊子好像沒丟上來@_@( i5 {. i" F; @% H* e9 x$ [- q7 S7 C
小冊子好像沒丟上來@_@
: a1 M9 ~, }5 i* g+ S7 w/ _$ S2 `說實在的還不太會用chip123上的功能
3#
發表於 2009-10-23 13:15:31 | 只看該作者
如果確定都有連接上了  此錯誤可以忽略掉

評分

參與人數 1 +1 收起 理由
gyamwoo + 1 謝謝你回應

查看全部評分

4#
發表於 2009-10-23 14:01:33 | 只看該作者
我因為多加了這些浮空的GR'5 v; N" z4 a1 J. r5 Q
造成我ERC有錯,
& ?( @# [, t+ l0 a; s是不是可以不用解掉呢?1 q2 e- K" ?' I! f2 m0 c3 o; O
還是有方法解掉的呢?& j$ N5 B  w" s# h( O4 t

; `3 M5 E. G( \8 f儘可能不要浮接
4 n: H. O! a4 y; s& K  @. u+ t
# Q" }; z- @8 \6 l8 k; t$ t, B& T如果確定都有連接上了
3 G. n. K" U' P 此錯誤可以忽略掉& U2 W2 j8 w7 P+ P/ d* ?" I
因為6 v3 C0 Q' }" _- ]9 \
有時候是 POWER NAME 沒在rule file 上+ @& U( [- u& h% C* p$ I" [
ex:rule file 只認 vdd and gnd 是 POWER 和 GROUND+ \: V) c% C( b4 D$ Q' Z
那你用 dvdd dvss 就會出現   u6 a1 w$ |7 h, D
floating nxwell 和 floating psub # j' h" M* p: N2 |) v
* v2 r, E3 p7 c
有時候是PSUB2  造成 一些  獨立 ㄉ PSUB1 P" T. Y5 \  C7 D" o3 Q* x

/ \: ], n1 s& k" ?我問了CIC都沒回應我…難道這是非常小兒科的問題嗎?, C4 x/ J6 ~5 r) C4 o. i0 Z3 l8 R
------' A* x* o: `. d  R9 J9 \* L
被你猜中了 通常只有菜ㄉ人 才會問這種問題
' T9 Y3 o1 z' j# J: h+ G/ x4 y就是常有一些菜ㄉ問題 讓 教授們 不想去回答
2 t- n8 r  R+ ?8 `所以我有空 會在這裡 哈拉 哈拉

評分

參與人數 1 +1 收起 理由
gyamwoo + 1 果然我很菜,哈哈哈

查看全部評分

5#
發表於 2009-10-24 01:28:51 | 只看該作者
你的圖浮接的PGR OR NGR有確實的用METAL接到VDD或VSS嗎?  ?9 ]+ _- S( R3 Q" O* J% Q) W
你的LAYOUT DEVICE不是啥特殊的,這兩個ERC ERROR應該要清掉
  Z/ ]4 q% @( C才是.
6#
發表於 2009-10-24 23:17:52 | 只看該作者
從圖看你的pring是floating,沒接到groud,erc會抓一定是沒接(但有的是有接蛋沒給ground name,這樣也會抓出來),我是會把ERC都解掉,建議ERC也要都解掉才算OK,不過有些ERC寫的人沒寫好,有些會有假錯,譬如hot well,也會被當成沒接到POWER,而抓出來,或者NMOS做在NWEL當CAP,這也會抓出來,會寫command file也能自己加上一些erc判斷,來讓IC WORK機率提高,commmand file還是人寫的,寫的人不一定會考慮很週到,自己會寫最好,不然就是給專門在寫的人去寫(大公司都有專門寫command file的)
7#
 樓主| 發表於 2009-10-25 00:56:50 | 只看該作者
那兩條GR確定是會拉到chip的pad上,量測時會給vdd跟ground。/ A3 I  O2 D; W" D4 R( @, K2 B
我覺得會認為是floating是不是因為我沒有接到任何一個mos或是device呢!?
8#
 樓主| 發表於 2009-10-25 01:11:28 | 只看該作者
另外再討論GUARDRING(GR)到底要不要跟POWER接在一起,因為這會讓LVS簡單不少
! \1 }, o$ Y2 D) e是這樣的啦。以前在123上面看過說GR可以跟power接在一起,但GR的效果就不會比較好。0 M: v8 {6 o4 ]5 u
畢竟GR是要吸雜訊的,另外GR跟BODY或WELL會是逆偏的PN接面,有一空乏電容;如果接GR的電源或地是不夠純淨的話,其雜訊或抖動的電壓會不會耦合進電路降低CHIP的效能呢? + I  X' L% \% e/ W3 M+ z- c* a
好苦惱喔
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 10:50 AM , Processed in 0.163010 second(s), 23 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表