一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

不知道是不是我給的訊號有問題:  
.op
.probe v(data)  v(clk) v(q) v(qb)
2 y# F# d7 z7 G! f.tran 0.1n  50n


- [$ X+ @. O, x* X4 F$ C- X: AVdd                VDD!        0        dc        3.3
9 o/ D$ m/ M$ |" h( Q9 u4 SVss                VSS!        0        dc        0

vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
2 B5 R3 Y9 a+ A* _! Zvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
& H* l% m% \/ T- `/ ]8 u  c1 a
! \$ L  N# |  q
0 f  g: k0 g  X( c* G/ X請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
' Q% Z. D- B% p4 |這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
. H. K$ ?% P5 d5 S) \: f參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

  @/ r1 f0 p6 u看來是我的時間設定的問題

1 @1 h4 \2 V! |( a謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^