Power MOS架構問題

libra3333

有誰公司有畫過類似Power MOS架構，能在TSMC製程畫嗎，如果能那W/L如何計算，因為Poly會有重複的問題需要知道。
: u& @0 e% L* C, h

edengod

左手邊的將POLY重疊的部份去掉假設POLY是1U
POLY to POLY是2U  每條POLY 為17U
& t% H  E1 p' m; S3 a; j5 y( ?17*10-5*5=145
右邊這個就沒有重疊的部份,但卻有打折部份的損失,
) r* C2 D. ]% f看你要多精準,粗略的打折部份就算是1/2,
8 v' b, D+ T; g0 j* a就這樣子

sjhor

通常  POWER MOS 應該不用算到這麼精細吧!!
( l( a$ H2 I0 s他是看整個 Rds(on) 所以  這些的誤差應該是可以忽略的吧!!
& i6 y/ z- o( H9 ?! @# f. N  d口字型要看她的整個結構  還有引電位的問題!!
, Q! [- o! [% P( U. g% v口字型  應該是對稱性的結構比較好畫!!
/ k4 F7 v: t& A( ?5 d  H0 @, x若是 DMOS 目前還沒有實際的使用過!!

bowbow99

Rds(on) 是什麼？？
+ x0 ]" _9 x8 y# c; \+ m3 _  d怎麼判斷Rds(on)？

sd5517805

希望各位讨论，多谢大家， 。。。。。。