metal走45度角有什麽影響

sudaren

各位大大，請教一下metal走45度有什麽影響呢？謝謝啦！

shkao0201

1.減少銳角以檢顛電場強度.
$ p% y. U3 p; G; k: s2減低轉角處的電子遷移,增加可靠度.

veteran

走線距離變短，RC delay相對變小。

Veteran

ecalfs

reduce current density,減少電流過度集中在轉角處
/ g" H. a+ `5 v6 K) E可提高metal 可靠度 .....

sudaren

謝謝！！！metal走45度對作mask有沒有影響呢？

semico_ljj

没有，可以用135度转角尽量就使用！

sudaren

这么说来，45度角很有优势嘛，为什么在core cell中很少用呢？各位大大，帮我解答一下啦，谢谢！！！

semico_ljj

在自动布局布线中，工具一般不支持

ponyshih

因為core cell本來就是用在處理digital signal, 結果不是0就是1, 不會有電流考量.
使用在APR如果timing model不準, tool會自動加buffer, 這也不是metal走45度角就可解的.

sudaren

謝謝大大們的分享，感激涕零，在這裡真的能學到好多東西哦，尤其是我這樣的新手。

katherine

謝謝你們的分享  讓我學到很多  之後就LAYOUT就可以試試看

clarkhuang

只要你可以避免OFFGRID 都沒問題

OPTION  DISPLAY 裡面的  X Y 的spacing 大於 0.001 應該都可以 過  這也要看製程廠提供的RULE  你可以試看看

fuzzyer

尖端放電  在現在的process  好像比較不會有
但是 45度斜角  有時是電流的關係

yytseng

45度角
! G0 `$ @# Y) O2 ?1.DRC 檢查軟體運算時間++
2.RC Extraction 不準 運算時間+++
, O3 Q. H# K8 z/ C5 k1 _  n2 s3.P&R 時間 +++
* M. e4 x( Y) O7 M4.最重要的原因 製程良率 ----
5 a( `, w8 O0 L. O, P
/ E7 b5 N- M) Q8 l7 s( WCadence在幾年前曾經被北大的團隊騙去搞 X architecture 最後市場 = 0
) }! x) M4 z: T& a; C& r當年提出一堆"好處"後來證明是壞處更多
所以 90度角 還是證明他的價值存在
& M5 C) a, L2 B, R: g/ j
; y: o( r: C- K至於上述的有人提到電流的 應該是指寬 metal 在 Analog IP 中使用的情況
而且要求低階製程使用 ;在45nm以下使用非規律的pattern 都是在浪費錢

katherine

謝謝大大的分享，非常需要，GOOD!~~~

clarkhuang

就這問題跟幾個朋友討論了一下
  K* S% J. }8 y$ [+ }
得到以下結論
9 T4 i- D  B9 `' a. o2 B8 h
目前的製程技術已經到哪邊了???
你所需要的製程技術是否需要???
DESING rule  都會注明是否可以使用45度角使用

( ]+ l' t4 W* M  B2 t其實越先進的製程跟我們所LAY的圖已經差異很大了  
) `* J0 B# [0 w9 u8 W' \
% J  ?: L! v. D7 q我們可能拉一條線  FAB廠可能就用了好幾層光罩圖 去補強
: l1 g: |  N; B/ ]" h! t1 M  g
所以45度角的使用上也不至於這樣在意(高頻部份 我就不清楚啦)
! Z0 ~+ Q) s3 t7 Y3 h; d
重點在於你的MOS對稱性 那是不會改變的

如果對上述回覆有問題請多指教  謝謝

雷迪斯

進來看一下
又學到好多事物
第一次知道layout可以90度以外
謝謝!

tshiu

高頻電路才有差啦
1 \- _8 L5 b0 ?6 T* y我同學做SAR ADC因為速度慢
繞線其實有接到就好了
% c/ t- x3 W6 u4 z, [9 x  B/ Y, N$ x直角繞線或是metal太細幾乎影響不大
做sheilding保護敏感的訊號比較重要

ncLM

一般foundry的设计规则里面都会规定你可以使用的走线角度。90度应该更常见些，综合考虑45度的优势还是没有它理论上的那么明显。

allenapi

在 IC Core 裡我不曉得, 但在 PCB 上 45度轉角 對降低 EMC 非常有效, 由其是在高速訊號下, 降低 EMC的產生, 試想 你以高速跑步 要轉灣時 如果90度轉彎 你會不會 偏出去?