請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
9 \6 H3 p4 _4 v/ V. a: `. A+ @. n第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
$ \! n9 i2 }+ M第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

: q5 F& A9 ?* O# t( r) C+ R* k
我是这样理解的：
第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
: \; ^1 H; |8 r3 r& x7 u: |/ ~) Z第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
! K4 B: z; P- q% O  ]* |2 J* W1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
7 i( m% z" o6 n$ X. N2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
( d$ j! M& v" C& K# J6 n9 C3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
- H' U+ P9 S( e+ `% O( R4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
; |( b+ u: b3 \& g' M- |8 N3 g5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
VDD引脚只需进行(1)(2)项测试

  j* ]) C" V  I& D( K! ^应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

hvpower

THANK YOU  ABOVE  

csleea

It must be tested one by one.  Or you may miss something?

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

xiangxianga396

回復 7# wesleysung

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
# a; }: L6 _% E% S, h" J  p
每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.
& C8 k4 g: G2 j1 z7 A  w/ h) M. r! l& ^
6 g" f4 [! {$ g第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。

# I+ a6 B5 i  h9 `8 b. c2 ^/ \" d5 t2 ?只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
每一个power pad VS. 每一个power pad;
' @* ^0 n4 M: k- j$ q% N) H每一个I/O pad VS. 每一个power pad;
每一个I/O pad VS. 每一个I/O pad

tacopippen

看了這些文章
) ?% _: _# H( e  }: q對esd protection又有進一步的認識了

wangdali163

每测一次，都要换新的IC吗？