BCD制程下的基準應該怎樣設計？

lynker

小弟想在0.35um_BCD制程下，設計一個bandgap，電源電壓為4V到9V，輸出1.25或者2.5V皆可。為了節省面積不想設計為純bipolar結構。如果是使用MOS管的話，我該如何下手啊？MOS管的耐壓大概在5V左右，而電源電壓卻是4V到9V。是否需要一個簡單的降壓電路為bangap供電呢？望高手們指教啊。

shaq

因為你輸入電壓範圍為 4 ~ 9v，先確定有無 HV 製程 再來考慮接下來的動作。

[ 本帖最後由 shaq 於 2008-11-3 11:17 PM 編輯 ]

lynker

多謝指教！
! }, \; |! |* ^% M. J* y查了下確有HV制程，不知使用HV制程要注意些什麽？

[ 本帖最後由 lynker 於 2008-11-4 09:04 AM 編輯 ]

lynker

剛才看了下BCD制程文件,DMOS的阻抗小,HVMOS的耐壓大。那他們在應用上有何差異呢？

shaq

原帖由 lynker 於 2008-11-4 11:01 AM 發表
剛才看了下BCD制程文件,DMOS的阻抗小,HVMOS的耐壓大。那他們在應用上有何差異呢？

! X( O$ R+ B% h" o! H9 p4 T$ o
DMOS 適合作開關（如： PowerMOSFET in LDO）以提升效率
3 H. ?: {) ^( z' j1 Y7 \( s1 NHVMOS 就是應用在高壓的輸入、輸出端

若有缺漏，麻煩其他高手補足。

shaq

原帖由 lynker 於 2008-11-4 09:02 AM 發表
% V7 K6 I- N- l# ?# }& s# o多謝指教！
, [4 ^5 K1 ~  B查了下確有HV制程，不知使用HV制程要注意些什�？

* x7 X0 i9 u, h/ U8 g% D0 q: b* T
0 s# X8 ~1 C$ `有 HV 製程的話，那你可以設計一個　Pre-regulator，將 4~9v 降至3v左右給 Bandgap 當 VDD 使用。

lynker

不知道我這樣做Pre-regulator，是否正確。
7 k2 v+ c, {% o* d( I  L我是將幾個接為diode形式的bipolar串起來產生一個4V左右的電壓然後經過source follower， buffer出一個3V的電壓。用這個電壓為MOS結構的bandgap供電。
% l! R3 ]) i& D+ U' [- m- ^$ l大家都是用什麼方法實現的Pre-regulator呢？請指教。

semico_ljj

不建议bandgap直接用HV MOS做，因为HV Vth不是很准！还是把电压降下来，再设计bandgap

zorro

可否直接用Bipolar來做，因爲B的耐壓一向比較高，到9V應該沒什麽問題。

yutian

請問一樓的樓主，你采用的制程是VGS=5V、VDS=4V至9V的呢？
我用VGS=5V、VDS=18V做過bandgap和regulator，design時要特別注意制程對NMOS和PMOS的VGS的要求，因為不允許其VGS超過5V，tape out出來測試還可以。
直接用Bipolar的做bandgap我還沒做過，有機會交流一下。

lynker

回復 10# 的帖子
我使用的是BCD制程，bipolar，HVMOS，DMOS耐壓較高，LVMOS則都是3.3V的。現在把電壓降下來了，用LVMOS做的bandgap。
以前做過一個LDO，是bipolar的，其中bandgap結構如下：
因為LDO要求不高，所以bandgap未做trimming，4V的LDO tape回來，輸出偏低，分佈在3.92到3.96之間。

enjoymartin

最好还是先做pre-regulator,then design a bandgap circuits.这样你选择的余地比较多了，其实纯bipolar的bandgap主要是功耗和layout面积比较大，但精度还是不错的。建议还是在电路中使用一些lvmos来设计bandgap,结构还是比较多的，看点paper就明白了