請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
phase-margin差不多70度，
不過-3dB頻率還不到1KHz，
% }1 e- R6 C$ w接著我就去模擬此電路其它特性，
當我把op的正端輸入接地，接地端電壓設為0
9 ^. L1 r( ?: V" u0 S& w  U$ @- U然後去看此模擬結果，負端的輸入端理論上應為0
1 G6 D+ L( [, u) T不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
2 D$ x1 v5 c( J6 W/ {! g" J4 T2 D應該朝哪個方向去改這個op比較好?

; i$ ]5 M, s3 B0 q+ t麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
所謂接地的意思，並不是真正接到地
而是接到你的共模準位
; `% ~: U( q  G（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
+ R( ~/ s& v% j) P$ Q) Z: U如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
9 ^5 S$ @* q* B) ]. K如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
你給他 正單端為接 gnd.  
這輸入端  操作在 -off-
4 V3 c, J  ?6 w: w5 s那你的 op 當然不在正常工作範圍囉.

1 ?! X+ q& D; x$ o% E# A你再看看.... 給個 ac ground 的電壓去 sim 看看.
5 p) u7 K  g  Y( Q
加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）