類比佈局、body端、匹配的一些問題，請幫幫我~

bairshinyuan

最近遇到一些疑惑，希望會的人可以幫我解答一下~~
1. 類比layout重視的是什麼?? 是能讓他動作嗎??我知道數位比較重面積，那類比勒??
2. I/O Pad一定要放在電路的最外圍媽?? 能不能只放再固定的一邊阿??
3. MOS中的body端，不接電源或地時，會有什麼問題產生阿?? 是為了消除雜訊&防止latch up才接電源&地嗎??
4. 到底為啥要做匹配的動作呢??
# D, {3 e: V: h; `5. 想請各位能否推薦我，哪邊有跟佈局相關書籍呢??

不論回答與否，在此先謝謝大家囉~~

bairshinyuan

補充：
6. 萬一電路面積大於pad 面積怎辦阿?? 除了擴充pad還有其他解決辦法嗎??

motofatfat

1. 類比layout重視的是什麼?? 是能讓他動作嗎??我知道數位比較重面積，那類比勒??
會動只是基本ㄉ,特性和達到規格ㄉ要求
2. I/O Pad一定要放在電路的最外圍媽?? 能不能只放再固定的一邊阿??
可以阿 只要封裝能配合 放哪都行
* S. B4 f8 v$ m# s; G1 Z% K! ?6 b3. MOS中的body端，不接電源或地時，會有什麼問題產生阿??
看設計 通常只會 latch up 或是不動作 要看元件鄧作原理
還有  你把MOS 當瞎密用
5 }- L4 b, ?/ G+ R: h 是為了消除雜訊&防止latch up才接電源&地嗎??
不一定
4 \  n7 z3 v$ l! D) k4. 到底為啥要做匹配的動作呢??
未了使匹配ㄉ元件在製程上做出來愈相同
  T. d* I* j, {: N電流鏡而言 兩邊愈相同出來ㄉ結果 愈符合預期
5. 想請各位能否推薦我，哪邊有跟佈局相關書籍呢??
這邊多爬爬文ㄅ
6. 萬一電路面積大於pad 面積怎辦阿?? 除了擴充pad還有其他解決辦法嗎??
有阿 直接放在電路上
通常不會這樣做
, B/ x& E' ~: h; ?9 B/ S所以有PAD limit or Core limit ㄉ說法
2 e  t) H& x) J: q; D3 Y4 o& l+ Q7 l即因PAD 決定面積或因Core 決定面積
這些答案希望對你有幫助

kanoson

3. body effect
( x4 ?6 D" c9 M9 o4 F% L1 D* N6. link finite pads

bairshinyuan

那請問一下PAD limit < Core limit 會怎樣??
PAD limit > Core limit 又怎樣??
優缺點分別是瞎咪阿??

motofatfat

那請問一下PAD limit < Core limit 會怎樣??
PAD limit > Core limit 又怎樣??
優缺點分別是瞎咪阿??

不會怎樣
編個名詞來溝通而已
PAD limit 是指因PAD 決定總面積
面積利用率較低
Core limit  是指因core 決定總面積
面積利用率較高
# K/ ?- Y3 }0 m 一分面積  一分錢
' M9 g# F1 x# [  G能做成 Core limit 最好

anita66

Hi,
' T& a8 g. R4 T8 T應該還是取決於I/O個數來看,例如,pad個數圍起來後,裡面的面積小於core的面積,那就只好採取core limit的方式,至於,pad與pad之間的空間,通常是塞filler,反之,則沒有filler的問題.
! ^9 R5 G3 [& k3 f3 R希望能有所幫助,3Q~

小緯仔

那如果是N-well製程
# G1 ]/ H; o& T) X2 b
NMOS的Source&Body接在一起時

( z; |, x# l4 K而Source又不是在最負端，那該怎麼辦？

motofatfat

那如果是N-well製程

! [1 J7 z* v9 vNMOS的Source&Body接在一起時
/ t' o( ?0 p; `" C: [% f( l# c! b% R
4 C, B% D& E6 w" r而Source又不是在最負端，那該怎麼辦？
* g4 Y; i6 T3 r  E7 R. x
瞎密怎麼辦
( ~/ |, |* o9 b/ Y看不懂問題
, f. b) Z0 Q$ c7 b' V6 O, E1 ~# D$ VNMOS ㄉ body 是 psub
現在ㄉ做法都是 加 psub2 (t廠)  或 spegnd (u廠) 來區別 個ㄍNMOS ㄉbody
like pmos ㄉ body nwell 愛接哪裡 就接哪裡

skeepy

原帖由 小緯仔 於 2008-9-19 02:14 PM 發表
2 E; t* c3 \1 Q) a) V7 E那如果是N-well製程

NMOS的Source&Body接在一起時
2 ~% J. g  b9 t7 O0 h: J
而Source又不是在最負端，那該怎麼辦？

; Q- w; D) |# B, G; W$ O: u
加道NBL將那顆DEVICE隔起來。

yingzi07482

layout对工艺上的要求很高，很多要处理的思想都是因为工艺制程上存在误差

小包

以我layout analog layout 2年的經驗~~~
1. 類比layout重視的是什麼?? 是能讓他動作嗎??我知道數位比較重面積，那類比勒??
ANS:我想最主要差別在於mos方向要一致，且較注重mos matching，cell matching
' A/ ]3 ?" L" t: f4 j
2. I/O Pad一定要放在電路的最外圍媽?? 能不能只放再固定的一邊阿??
ANS:一般要看你的包裝吧，pad通通放在同一邊也可以啦，如果你的包裝的leads都在同一邊的話。
0 x9 e+ I2 ?- W+ d; B    通常會散佈在chip的4個邊邊主要是因為這樣bonding的線可以直接的bond出去，如果pad擺在chip中間的話，被bond線跨過的core很有可能會被影響，所以一般pad儘量擺最外圍。假設你通通放在左邊，但其中有一些pad要bond到右邊，這樣bond線要拉很長，對於被跨過的core也不好。

: k" C7 ]. V- _3. MOS中的body端，不接電源或地時，會有什麼問題產生阿?? 是為了消除雜訊&防止latch up才接電源&地嗎??
AMS:body要接電位主要是為了和source/drain產生逆偏，使mos能夠work，若body不接電位的話可能會產生漏電而影響mos的performance。

4. 到底為啥要做匹配的動作呢??
9 q: B* Q, f' e: H  [ANS:mos愈matching，訊號的offset就愈小，會更接近simmulation的結果。
8 w% n% R1 K6 `8 _
5. 想請各位能否推薦我，哪邊有跟佈局相關書籍呢??
6 O- q1 p7 A8 {2 XANS: "The Art of Analog Layout" →我覺得這是layout和designer都應該看的一本書。
% P) J9 g4 f4 s$ O" B
" [; U) ^* H1 g% B0 S/ v以上是我在這兩年內所學到的東西，僅供參考。
希望以上回答能夠幫助到你。

astrosummer

虽然答案基本都知道,但是看了各位的回复,还是有很多收获的,
; K) I/ R- `  N3 \想再说一下6, 萬一電路面積大於pad 面積怎辦阿?? 除了擴充pad還有其他解決辦法嗎??
4 `) O% N' x, n" f不太理解,电路面积大于pad面积没有关系啊, 为什么还要扩充pad呢, 那岂不是要增加die的面积,增加成本了吗?

ecalfs

core limit 不需受限原有框架

1. Floor plane需規劃好(有彈性變更的可能性),以省面積
2. Pad 可放中間, 一測, 兩測, L, ㄇ字 配合 IO 需要來達成
- q# c0 [( G% ~3. 最後確認Bonding diagram

ecalfs

補充:

/ o4 g" S" b2 Y2 Q$ t! P需注意ESD solution, power cut....