請教有關調folding_cascode 放大器的訣竅

st80069

: T% ~, _: {( u3 i上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
; z0 ]0 K: Q" R6 J! a# J8 H  Q; Q而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
8 H# ^7 H* {! K* A
3 }5 L+ n) F5 x- B/ _+ D, Z. t所以有幾個問題跟訣竅想請教各位大大，
3 f) ^. {: [0 l  r3 o1 B  G1.VCM的值真的需要固定在VDD的一半嗎??
& O4 d& b2 F# x; K' ?; g4 _6 f
/ m; H  F7 G* I% {5 q. P5 W* y1 P2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
$ w3 v- r! g2 W% W- W9 N3 a9 D! l
# r1 {1 z7 R- q2 u3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

! a3 r" B  i; j8 W8 x. h大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
8 r( c' D; i! I5 B, o. G希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
% S! s9 f/ H" X***********folding*************
& w7 E, ?( N* z, n- j- w% B( c.prot
.lib 'xxxxx.lib' TT
.unprot
# X. X3 I3 S' k) U.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
& L( q& f, b  k& f  K& H  k0 v0 ]***********description****************
*****************
VDD vdd gnd! 1.2V

VB1 vb1 gnd! 0.74v
2 Y8 \7 f$ R- X9 t( M* H, ^1 aVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v

7 v3 R$ x4 D6 z% Y/ WVCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
2 ]% @% E: m; KEIN- in- vcm vd gnd! -0.5
6 y+ N5 W$ Q% N* F/ T5 o*****************

1 O3 X2 {$ u$ ?' u2 w, s; rM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
) Z' K* N6 x) J1 ~) z2 L1 J  K0 V4 fM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
1 i2 X$ p% s2 ?6 f3 @$ ?M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
. P; c( B# m& @5 [3 LM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
+ m8 \3 _0 j, T4 v  EM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

( X6 b9 U6 o; |2 {" ]6 A% l# H***********analysis*************
) e3 H( a( m7 p9 c" v9 `! w, S************output**************
2 J5 S) H9 {/ n  [.op
# g5 _( t( n, Q% C8 T8 p.option post
.tf v(nout) vd
.end
7 @6 C( V& n1 U6 [
      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
, @( ]4 G5 Q+ D) h& u增益只有115.... 要怎麼才能升到1k以上勒??
' H1 G7 ^, u6 o; B) ^
( s0 ]8 k8 ^0 b0 L[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
% V: n( b2 p0 _" f差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
) a$ ~" c. v7 v& Q結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
" ]( N0 ?7 `$ I7 Q. Y9 Q! b
4 K: P: r% R: w# A6 y9 b
5 r! G. w3 g) D7 s0 M多虧有vince大大的肯定，小弟才敢放手去做
% u) C( ]5 S# O0 z! L
6 [! D" C& E" {8 [& u' m! y不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
. |8 ^) D2 N: J/ O" f調了整整一個下午，linear就是linear，說不變就是不變....
+ D9 _9 y2 H' l; k. u6 cM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
8 r. j% z1 V+ w1 K, G, J看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
' \1 F! M# Z. x3 T. @% X0 c你可以調看看

vince

能不能說明一下regulator的load是什麼?
$ d  i5 l4 M1 E0 _因為看起來是IC內部的power
需要多少電流?
+ j* v# \2 W& F* d. ]regulator 的load regulation spec是多少?
第一級OP bias電流多少?
% {- p; n1 Z! x, _這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
& H9 c- m- s0 R% s謝謝hiyato大大提供的PAPER......
! w% X' o# Y. g7 e  Y% |) f回vince大大，
6 l6 |( X) I4 G  a& q! _4 u5 G; eload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
0 ]- ?* L$ T( N; I' p! z/ d剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
$ f  U$ a( L1 h
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
: H# S1 {4 a. X7 e" V當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
- t. G  y2 t, M5 m1 H2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
; f2 i- ~- \# v6 [# N9 `4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
! o: o  ]6 v9 }  R   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
& X7 p( E5 U# Y5 {' Y1 |5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
/ n* {. \% l! u% r# @8. 今天話有點多  不好意思

squallscer

XDD
( k$ h7 C) c$ M1 U2 q- k不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
5 p  S( m; f$ n$ k看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
- ]6 u  }, j% k/ ~& @4 F2 D3 i
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
4 S+ T6 v$ F) q& J0 }: s# Q而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
# b9 H4 q: U5 J除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
' ^' ?4 Y$ v! S# a2 f小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
/ n6 ~7 ?. e2 D' n( D話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
8 x" Y, |, @5 n3 M, o: d我重新再重推做一次...
& R" v; v7 {, J- Y' Q5 ]
% {' \0 G( Y6 X2 z) E! n[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
' `" n" `% `1 o, l9 m' N' X* `附上他的paper讓大家研究看看。
$ m! z. p; U2 L. G& A**** 本內容被作者隱藏 *****

( b3 h5 a+ O: g& T6 H8 }regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
& c7 v% V; g: l& z, B咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
; F9 p, @, ~0 u- f0 u/ ?(昏頭)
5 p: o- t/ ~& e. j- @( P抱歉抱歉....
( g( f# _& w" s! }0 I  p! }finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

: |4 g5 z. T' q
' s, D6 d, V; O7 L
1 O/ ]. j9 z% n' y  B/ W
' w( t/ H3 n5 l# v5 _& `9 W不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
& l0 G. M4 t  d9 O因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
9 [- N8 V: S* A' @7 I自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
# n* n% v; p) F2 J5 ~+ h: `5 u- G發現OP的學問，還真是多....
' U! {! x* f9 @4 x唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
, _, P/ T' w) Q' V) Q( M/ A
% N  m5 I1 x3 u) s5 A, C" q從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
' Q: n; J2 t9 l$ f
恩.....原來如此...
% J- W! Z: V  H9 V今天發現了一個問題.....小弟的功率真是省到了一個極點....
) [4 \0 T5 b2 i( {+ b5 m% p: J電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
0 m0 H2 G9 l; w9 G% {大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
+ d9 P# v! j; b: n" n5 q, p看finster大大的解說，
發現OP的學問，還真是多....
- q7 p+ a  l6 W+ a4 C4 T唉...小 ...

) K. K6 B! \/ T$ ~3 Z1 Z  a
我想,你有點誤會我的意思了
1 R% H! i  ?4 L. h' O% K/ @8 G在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
/ _2 n. _( j# z/ {而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
, ^2 q4 `1 a5 L& q; r  H而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

& ~9 B, r- q8 N- ~1 N. B
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....