請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
& ]" t% V1 Q$ a8 T+ ]! G在下初入門，設計跟理論之間有極大的差距.....
* @! ]' ]8 f. T在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
  ~! e. M$ [/ c, L所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

, d' @2 [& j9 K增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
4 @+ ~! X7 U4 S( v( S在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
) @3 J7 |" N% ~3 P; F- M, H+ \7 {
所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??
3 E8 ]4 f8 B( t/ ]/ e3 \& z
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

8 f/ f/ S: s0 C7 m6 s大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
5 N8 Q4 T& r* X( w7 {% e7 {希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
0 ]3 u6 Q/ O) Y/ G) S6 @附上他的paper讓大家研究看看。
* `. R! c# p3 q: N5 L6 }

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
9 `5 q  }, {/ g; c& u7 `.prot
.lib 'xxxxx.lib' TT
.unprot
1 r4 m1 L- `7 u0 Q+ \.globle VDD
# t$ x0 a, p7 r.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
1 g7 P) ~( c# B( R. Q***********description****************
4 D8 n# l0 ~1 g*****************
VDD vdd gnd! 1.2V
" D# {( v) [' k: k4 y! ?& E3 D
8 M& `. R& n: }2 A) uVB1 vb1 gnd! 0.74v
- y1 f: c" ~* l. {4 BVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v
; K0 u/ n+ E% f0 O' {* w" {' {
VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
- |7 _* Z# ~5 d0 S*VC vc gnd! DC 0V
" b  X6 x2 T# V- LEIN+ in+ vcm vd gnd! 0.5
; v! e2 f* b5 r  `# r8 W( B4 UEIN- in- vcm vd gnd! -0.5
*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
8 U+ o& `4 R6 ]: zM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
- g! A6 G) n0 K( e% ?+ AM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
* v+ G, Q+ ~1 b* z# P* u1 qM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
& l& J5 B5 k9 q; ?& S$ U, bM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
+ U, N4 N# J- D, RM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
. r4 v( ^, I+ U& [/ X% IM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
************output**************
1 P( O8 H0 F8 g# i8 F6 {.op
+ [* W1 D! f  ]9 @! W8 M& |: f.option post
.tf v(nout) vd
.end
0 S) l2 t9 n6 v) ]
: ]( w& w' S; P9 d- l) H! S" y& D      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
; s5 v6 G) j% H3 O0 R3 d% v' M% T增益只有115.... 要怎麼才能升到1k以上勒??
( s/ m; u' \; ^. O5 Q* m' U
+ K' D+ K/ J) k" k( p[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
- Q3 b5 g7 S! g& _4 C! _$ }* `差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
* _% t. N, w7 u" }, U# K結果反而調不出我要的值，
: g9 l' z3 w: x5 J6 O8 W3 [小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

/ t0 k% f0 M8 s- k
多虧有vince大大的肯定，小弟才敢放手去做
- J9 \! a2 Y9 ~/ i- l0 b" y
' q. N6 \1 B$ s: A7 Y, M不過，現在卻又遇到個難題，
# w1 G7 B" t# Z電壓值該怎麼調，或者W/L該怎麼分配，
: S3 D% Z, d! `; H. X, V1 ]* _才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
5 k2 O2 S! T2 h你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
6 B& }. s. B( I; X; aregulator 的load regulation spec是多少?
第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
* }( E6 m7 \3 d$ u. h8 |) L: ~5 \: w謝謝hiyato大大提供的PAPER......
- x2 j% G: p% T- F( Y0 m) [8 F回vince大大，
; _( n8 M/ z  p6 fload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
! |& C: u2 F' U" O* ^( z所以...就想說先以增益為目標....

[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
) ^0 q' z# l( N& U6 s而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
7 }9 |; u+ f& c0 X7 d" B3. gain大有他的好處  可是over design只是增加自己的困擾
( M8 S" w3 Y% o% X! K/ d4 H5 [   所以你應該是要去算一下你到底需要多少gain
  M1 f; o' G1 I4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
2 N9 E4 l4 _% s5. 你的VCM就是你的Vref 不是1/2 vdd
' G+ g) T& O# S/ q: I5 v8 P4 H6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
2 `( ~  X4 L: y# x& H" @4 E- b: o5 k+ C不會拉，vince大大見解非常的寶貴唷！
2 i1 ~. J( r" d" A) U( L0 L0 O' v更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
9 D" X2 v  o: X! y/ n* |恩，我現在就試試各位大大的方法，跟建議，
% q6 h- Y+ r' w% W1 B. y我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
4 R6 g* j( R) C) a$ l(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

# _3 w9 x- B* f9 h* z7 F恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
. S* u0 h0 [) x6 {( f(昏頭)
4 m9 O9 {9 V' `+ Z* P0 w抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
1 z8 J0 \% }1 `- a7 o* ?; f我重新再重推做一次...
0 j) N8 @2 U1 d2 o
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
! |+ x, G2 i9 W$ E( ]" u有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
. K/ z6 P- a0 a( s0 |附上他的paper讓大家研究看看。
1 E1 s# i+ u6 I, i* X+ z**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
5 o- x- `# S4 P0 Y1 w: b 要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
* ?# W) m: h, T咦?
3 s7 c" q5 O6 o( H3 _  O話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
, t1 }* k- ^$ q9 m(昏頭)
. o' B/ Z6 f$ ]& K抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

! @2 I$ u# H# S" U6 f0 L; V% w' O


& \% v* ^! m* d& Y7 q! i2 `不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
2 }$ p- z# q7 a: M# T5 W3 ?因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
, r6 q6 w# z/ k5 [- f7 I4 _自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
: P. y# Q9 c+ J3 {很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
! V' a1 ^& N8 ?( [; f) Q唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

0 A* s, r. i$ ~6 w. k0 f從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
7 a+ f/ A- A9 w5 F) _
  J/ K0 d8 v6 @3 e# F) [( h恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
! k* ~+ ^' Y- I' {' {( F5 u電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
# W$ D2 c, w+ {也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
' I0 E1 Q. P3 [5 m& }真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
  \" g) K5 _' K- m大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
& F/ K7 p8 L$ v/ i小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
/ c' Z0 M: }- h; P很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
; N. x- z" O8 p4 R8 t唉...小 ...

6 A% H% F2 [- N
* x5 |" r5 R2 z; ^我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

- a3 J* d: \& K# u
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
. b% F  s7 l* u. i' f3 i哀....然後面積就變得超大超大....