|
這是CIC在寒暑假給學生上課的講義
3 r; {8 B) A' g3 W參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
1 m: J' A# K; X# [5 v/ h5 |+ u* G共有172頁 2004年7月由CIC工程師陳獻文製作6 `& f/ I% s' W" M
7 B6 Q1 N/ e8 @# C+ O3 O它的Outline如下:
" q' u! l6 `) t" t v$ |1 z
. q" s, o; T% r# u" w. _Introduction% T4 z) R2 b* N2 z6 k
CIC Design Flow
8 f9 } Z( o" G* V" aVHDL Fundamantals
6 A4 M, M0 [+ B8 E* WVHDL Syntax
9 ^3 i. I, ?( {' TModeling Logic Circuits! u4 e9 V9 g7 @; I% M
Testbench
: X" t/ M7 k. r2 CGate-Level Simulation
. ? f4 B/ G# L
5 _$ v0 T+ Q E& @+ z: o8 h* c& F[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|