有關於hi V製程

SANSUI0304

各位學長姐好
" Z8 U/ `0 y" ]# [5 i' K( H( V3 I
- Y) k% u& @+ A在最近剛要踏入IC Layout 的工作，但公司屬於高壓製程，所畫的圖百分之八十也是屬於analog，但是我上的課程裡是屬於較基本，製程
9 _& L7 ]1 c' o$ l
+ }$ E5 n9 }, n* X, l: n也是0.18，公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們，有沒有一些我在畫大電壓的的同時我需注意的一些地方，
- x: Q) a2 O$ Z  }" j  m( ~1 G* Q
5 k$ S- O+ L+ I" r在工作時拖累一個團隊是我最不喜歡的工作態度，所以真的要麻煩各位學長姐了，先給個方向，讓我可以先準備，投入職場時先有個準備

& o' x: E3 D2 Q* q6 ?  \還有一個就是屬於guard ring的部份，guard ring到底是防止Latch up 還是阻絕Noise　還有板上有沒有人畫過三層guard ring的，可以
% r, E& y9 f2 e" z0 a/ W. G2 y
說明一下三層guard ring大概的圖層嗎
5 f1 i5 s% ^8 P# z7 b3 f+ v
  o4 d0 d8 ?- E4 |5 H) ]& H1 f' Z謝謝各位學長姐了

libra3333

我建議先把Design rule看熟，其實裡面就有許多小問題，在提出來詢問會比較有效率
0 g, K. c" o* e# X( p: J+ e
/ f) b& ]# Y$ wguard ring 是阻絕Noise　

一般2層就很多了，3層你可以跟Designer討論，一般Analog部分是要跟Designer互相討論才知道需求在哪

sw5722

關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
+ y6 r" ?' `' p1 J- J1 k  {,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
! D/ N# {1 y# I. F* |% j一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
* j; @, [# [6 ]2 U3 `$ Abjt的元件,不過它的等效電路圖,我不太會畫.
以上是2個designer的說法,如果有誤,還請先進指教.

amanda_2008

这两个作用都有，
1 `/ S) O8 `9 }- u那个图我也不知道要用什么话，不过拉扎维的那本analog design 上好像有讲，
6 |4 X/ V" t* L0 Z! \楼主如果很想知道，可以看看那本书

SANSUI0304

謝謝學長的回應囉，不過我也是在等工作時拿到Design Rule　拿到在來看看自己是否有什麼問題

skeepy

高壓要注意NBL這個LAYER，有ISO_NMOS要特別注意畫法，
高壓的NMOS以及低壓NMOS各有不同，06U12V嗎?建議你可
以調你們公司以前出過相同製程的案子來做參考，這樣就不會
那麼有疑慮了，DOUBLE GUARDRING就夠了。
- Y+ x' X, A3 }: S+ C忘了說，若是非對稱的高壓DEVICE要注意製程偏移問題。

SANSUI0304

HI v製程有沒有可以邊畫邊學的電路，一直有人說畫OP會遇到很多的問題
& M8 W( I5 w/ i- g, T9 w* j
可以在問題中學習，但是HI V　是不是也是一樣畫畫OP哩，還是有其他的電路
8 ~- h( O9 F% E! Z. Z6 H1 M8 i) v
可以邊做邊學。

$ W: M+ {: h) l9 @0 D* h9 |謝謝學長的幫助

m851055

analog circuit不是只有OP喔，廣義而言只要是信號連續時間(非digital)的變化，就算是analog的一種。
9 S7 M6 _: Y. o) J) C9 i
; G- V9 w! o  N) T至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成，非只是有OP circuit。

ianme

latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。

+ P5 K* E2 P3 V+ y: ?4 [5 W& @8 Y0 Z: imos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
5 [6 F5 k, ~; S+ M6 t+ P
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]

daviv5

guard ring 通常用來隔絕noise ，但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up
9 z% C4 x' k; a. e. F: z要看layout 時運用了，但是用太多又會佔很多面積哦，這是要考量的