Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6561|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好
9 G  M. ^3 K) P# L+ C& J  n( F2 b. F2 U+ j! B/ N9 _
在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程$ y5 E2 D, \6 u3 @. T2 y

; p% x, p% }" [也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,. ]! P& Z+ E) Z8 T; a) g6 F
8 b' D2 T4 U5 Y$ d
在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備
+ @1 D6 i2 L3 O# y' G/ r& Q! a" d1 h  a
還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以! w3 A' `8 [  `3 y, v& t

! |0 f( G) e! _2 E/ Q* `8 m* T說明一下三層guard ring大概的圖層嗎
- Y1 r, }( w$ W# O7 I. |1 {: _, i, w% G
謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
8 u* z* A; Z' M, `. w  b/ X
- w, f$ b% r. W. w5 r  m6 D  Bguard ring 是阻絕Noise 
$ i8 f' G" v1 X$ ?' r5 y5 h" `# @
! B3 ]/ |( d! u4 a: K0 H一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法" H4 b* C1 M+ k/ I) T
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來0 b( T# v9 p/ x( z0 s
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,$ Y* ]2 q8 S: u" M- g9 z
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
$ d( Z  a+ V2 K) H5 n6 l, Nbjt的元件,不過它的等效電路圖,我不太會畫.
7 Z+ a+ j  E; f" _! r1 y% A; e以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,
1 j  b) g$ f: |8 I那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,1 f2 w( q; n5 l7 o
楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,0 B7 e4 t6 F' p4 K# [
高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可
' t6 h1 z% h4 \8 o1 Z7 R" h  ]- q以調你們公司以前出過相同製程的案子來做參考,這樣就不會
( V+ @$ K; j# f+ }2 C$ ^8 Y8 z那麼有疑慮了,DOUBLE GUARDRING就夠了。4 W7 O5 Y+ Y- W) W% [
忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題
; ~5 `  o/ J# j, F- I, W+ r7 R2 I$ c9 j
可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路
8 m6 ]6 O9 _8 [  c8 s
1 r/ K4 b3 P5 \' T' s可以邊做邊學。
5 H% K0 A/ {/ n! ]2 y" G8 o* J% P1 c" D& _% k& Z, I" y
謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。
! f# F2 \8 J# @2 E+ j: W1 o1 D5 H4 w! t& T9 l
至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。
1 Z1 _4 v, _5 \/ g0 D7 Z# J& v( S. m; u4 X# [7 L7 y+ n2 o
mos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
1 N1 n, N6 o/ Y# J9 f3 Q& Z; B, t. r9 Z4 i
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up
/ c3 }; q* A, }% w要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 05:02 AM , Processed in 0.111014 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表