Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 39728|回復: 25
打印 上一主題 下一主題

你最想瞭解IC LAYOUT哪些方面的知識?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2006-12-8 00:57:46 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
這是IC LAYOUT的知識盤點?大家都關心IC LAYOUT的哪些知識?
多選投票: ( 最多可選 2 項 ), 共有 218 人參與投票
您所在的用戶組沒有投票權限
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2006-12-19 17:45:59 | 只看該作者
有點籠統,可以在後面加上詳細說明嗎?
回復

使用道具 舉報

3#
發表於 2006-12-29 15:35:04 | 只看該作者
:3 K% `0 H% C! [) S2 @
        建立扎實的技術吧!!5 }7 V& X5 w' s! a( c) ], L
        提供兩個網站有很多資料!!
( q6 u) q! o* I1 x8 M        
% o- f& x) r2 q% R7 \6 Ahttp://www.opencores.org/
- z3 r) D: j4 a& T2 k! L; ]http://www.veripool.com/cadlist.html
1 ^0 l  g0 Y. U  C, U ! B- ^# A  l9 ]0 @3 M% n$ B
    找些主題大家來討論?!
回復

使用道具 舉報

4#
發表於 2007-1-18 00:19:05 | 只看該作者
這些免費的EDA有人用過嗎+ s& N6 P1 q( E) ^$ p) w6 o+ N
聽說真正先進製程的公司8 `5 \  a: N" F# @
或是做CPU的大公司) f9 G! |& A8 x8 \7 y! [! W9 T
都有自行開發相對映製程的EDA軟體喔
回復

使用道具 舉報

5#
發表於 2007-3-26 10:47:03 | 只看該作者
我是屬於技術人員  所以喜歡看揖謝技術性的文章5 M1 K- s1 @8 `9 q
像類比IC  有許多的 layout 技巧
" E+ j+ G+ ^0 U* I大部分都是  發生問題之後  才有解的
; B: q# e4 z# A% n- U只不過  這一部分  只不過分想者並不多
回復

使用道具 舉報

6#
發表於 2007-7-30 18:08:57 | 只看該作者
我現在還在初學階段' b0 x3 @) }5 _' \
想了解的是比較詳細的佈局規則跟內容9 R# w6 T# g$ D
例如:要以什麼來畫電阻會比較好?電阻值要如何電算?跟邊界有何關係……這類的
回復

使用道具 舉報

7#
發表於 2007-7-31 11:40:25 | 只看該作者
想了解layout的基本電路元件 guardring transistor resistor contact...等的新的方法,現行的device gengerator有P-cell,MCell都有針對此來簡化layout在基礎電路所花的時間.
回復

使用道具 舉報

8#
發表於 2007-8-17 11:38:17 | 只看該作者
我是個新手,想了解一些關于layout的布局擺放,以及具體需要注意的問題$ s3 }8 R  v( Z7 a. @: u/ E* \
希望能和大家一起進步
回復

使用道具 舉報

9#
發表於 2007-9-5 12:33:52 | 只看該作者
製程相關技術 -- 有哪些新的及特殊的製程;及元件的物理特性和寄生效應
! s& d+ o& i; t& c) M, c& @0 K電話的動作原理  -- 對電路沒一些最基礎的了解,layout會不知何畫起
回復

使用道具 舉報

10#
發表於 2007-9-5 18:33:41 | 只看該作者
這個版 從 主題:帖數= 132:1308 的比率來看,如果真要對大家都有所幫助的話(除了好康相報之外),討論區是否到了該有所調整的時候?!) T* V) G9 R* A4 m. ]: S# c- w

2 ~5 @4 n8 q) e' q. ]* P7 Z先前有先進建議區分成:Fully Layout + APR + Physical Verification (整個  Backend)0 H* v" G" \" U7 X6 Q+ w4 h
也有友站區分成:3 g0 f! Q/ r& e' R

- ?$ r1 K* R: [) YCircuit & Simulation
/ t6 z; v4 i: ]8 ~1 ^* T( qCircuit architecture / Composer / Simulation / Analysis & others related to circuit design/ l" V: M5 P6 v" j% n2 K. N

6 X, {3 r. o& D% ~9 }2 Q, e9 tLayout & Verification
  d* |/ v! p! l, P- MLayout design / Tool / DRC / LVS / XRC / Place & Route / Reverse engineering & others related
$ c8 u4 {( `1 E. P0 N6 E- W6 Y) W3 j) T
Language & Programming5 S/ ]8 a) @5 |- S( t( b
VHDL / Verilog / Testbench / Synthesis / Tool / VI / AWK / UNIX cmd, etc.
8 \2 C. Y- |; p- p9 p' f! [2 E% s4 Z
General Topics
+ j, l8 y5 o) b) U6 V4 ~0 i; CRoadmap / Direction / Discussion / Story, etc. Any other topics related to IC design and layout.

# u6 Z; S" K, g: B
% E, b( I# p+ U" e4 P$ E長知識靠大家!大家以為如何?
回復

使用道具 舉報

11#
發表於 2007-9-10 05:06:33 | 只看該作者
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!/ h- H& O8 f- f: ?* O: i: I
像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了問題。# C0 ]) I- V' _1 X
小妹希望能徹底了解除錯訊息 所要表達的意思!
. f, E5 c3 g- ]. X# I% ]3 e而像drc的command file裡有說明了所有的各層材質間的設計規則 ,如間距、寬度 等等!
4 i5 m6 ~& X  C8 T如果看的懂內容  就不用一直測試 各層材質間的距離多少等等!
  H, B1 G4 s( I( e- j  x" }  n7 v但這裡就是搜尋不到有關 所有訊息 所表達意思的文章!# r! Q/ q8 u  N9 u( g5 t$ Q
小妹是想徹底了解跑calibre時  錯誤訊息所表達的意思^^
1 Q6 x/ x; Y) X相信能讓初學者除錯能力升上許多  是吧^^

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 勇於求知!多問多看囉!

查看全部評分

回復

使用道具 舉報

12#
發表於 2007-9-10 13:41:52 | 只看該作者
原帖由 君婷 於 2007-9-10 05:06 AM 發表 % J7 u8 n; d8 c$ c
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!7 C! \/ Z4 ^3 J* @! R5 g2 `
像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了 ...
4 C' c) B3 N2 [. m% l/ @  v

! \* P  P8 Q( U+ R# @關於DRC的錯誤,說真的不應該以cmd file 的為準,應該是以fab的TLR(topological layout rule)為準- W; B6 }5 `- `% |$ ]- o* ?
因為那是正式的文件,cmd  file 正常來說應該是要可以將錯誤完全找來,但是cmd的寫法因人而異,8 m4 C8 Y/ t) p6 {7 o; d
所以有時會有誤判的時候,由cmd 去找rule這好像反過來了。" Y. A9 D. P+ F* Z( W5 E5 O
3 ^5 p. b  r0 u7 }2 j6 q5 `' a5 ~8 a
建議應該是先找文件,邊畫邊查,或是看完了再畫,這個看每個人的習慣。! E5 N  B2 ]3 \  e
& E1 i9 L! h2 E
LVS的部份這個比較難說明,很多是經驗找出來的,所以下面的說明看不懂的話請多包含(個人表達能力不太好)8 H5 ^" _+ Y+ x) ~! M; `$ ~
0 ^% k/ L  y& [+ b! m7 \
LAYOUT ; ~) M! G( C& W$ W" b2 V+ e2 O' w
最TOP的cell打的text,跟相對應的metal接觸到之後算成一個port點;對應於netlist 最top cell的pin點) ^3 g( l" z- H& v, k+ M9 H
ex:% M4 ~! ]2 e5 w7 ]+ w8 g5 [
; C: E% C1 H" A0 l
layout 的cell上面打了top  metal 的text A、B、C、VDD、VSS、clock; V6 W7 V  Y& t' Q2 V/ q% a9 c. ?7 P
在netlist 的top cell看到的
% W' o$ _. [0 C.subckt topcell A B C VDD VSS clock2 l! c4 D' |& O) `6 [% {7 h

, y4 b3 h, Z' d/ r2 ^以上應該相符合0 |8 L, V9 z; M, y8 A8 ]
# F2 V  o1 N! a+ z) r: }0 k( b
如果一邊有缺在lvs 就會出現 多出來的port 看是在layout 還是在netlist+ W$ t: Z* S) A- ^/ R! q/ E4 a7 Z
===========================================( O9 ~$ L& g) r6 H6 Y4 r& [7 {' L% s
port對了後先解short問題,vdd&vss有short這就不用玩了2 G4 R" r% H9 I* u: g4 ]8 g
這個部份只能看report highlight的部份去看了這個真的看個人的眼力@@
2 r- D2 @: v! E5 K' k- F, b: e7 `1 J8 }$ }' J& `" p) A- |/ S
再者看有沒有soft connect
( k( a7 h' U1 d' h: |3 z這個部份在有多組電源名稱時會發生" M" C! y) Y0 P: R
ex : DVDD DVSS for 數位
+ z% ?4 j8 I- X# x! b      AVDD AVSS for 類比
! m; v. _4 c3 Y      VDD33 VSS33 for IO ring使用
/ w2 b' c7 V$ r) K4 A1 L2 E) C" X5 g3 ~1 X3 l) B- z3 o& q
正常gnd在sub 實際上都是接在一起的,但是在這個情形下會產生在底層short的情形! \1 [; n. O: C+ r
現在的cmd通常會有一層psub2 或是相關的層用來把sub切割成二塊,以利LVS的進行。
# k! {7 m( y& h+ j0 o==================================================* t9 H6 g2 m- h0 f9 @& ?
其他一些比較平常的狀況  w, i  c- O1 j2 N5 N% O& [" ]
layout 上2條net對上 netlist上面的1條net
- T: L3 v  c. i1 z! w6 s1 q% Q3 ^===>通常是open掉了  Z* N2 L( h. q" d
layout 上一條net對上 netlist上的2條net # d' ^" r+ b5 H9 {! p2 u, V
===>應該是short到了
- K2 K  N( ~- X. |! U4 @: g( z- N" Y1 D# r8 [% ]
2對2 互換的線2 b, ]6 \/ ?, A1 V6 n  P
你應該是接錯了,換回來吧,不然就是一種情形gate的設定是不是有change到
" n  j, B' F) i這個是在串連時常會發生,雖然function可能是相同的,但是還是換回來比較好。, a5 [. k' C* \1 r! o8 X
這個好像在cmd 有選項可以調整的
" f6 g' Q/ l! R5 b6 G: _* Y- L==================================================4 s9 |& M5 c0 S" ^2 Q1 I
有時候看看文字的report上面會有很多訊息的,但是不知為啥很多人不喜歡去看....?_?
  _& Y8 \) H! u2 N是覺得煩還是看不懂?
7 U6 D4 O/ e! m! J0 Z. T6 K7 s像一個nand2 看是認出來為一組p並連,n串連...有可能是沒吃到power或是gnd,
5 B0 q" t* Q; l% F$ d因為基本的閘應該都會被找出來呈現的,像nand2, nor2, Inv, 這些。
2 j1 |1 m6 w. f2 {- Q5 W) e4 Y==================================================, s: f$ Z9 B& x: w4 ]

, i3 K& i% {& p- Q1 S個人在工作上是用calibre的,上面僅供大家參考....LVS的除錯有時用說的真的不容易表達+ E& n5 |% l4 I3 R# p
希望對大家有的助益。

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 你的經驗就是知識的來源!

查看全部評分

回復

使用道具 舉報

13#
發表於 2007-9-10 18:49:29 | 只看該作者
很高興有使用calibre的人回答經驗!% k9 ]. ~, \  g! s5 i8 @; v+ o5 y
小妹剛學畫layout時乃利用drc時的錯誤訊息來得知各層材質間的最小距離後才作資料記錄起來,然後發現drc、lvs 好像都是根據command file撰寫出來的規則,所以才想要了解command file內容來得知設計規則,就不用像剛開始一直利用除錯來辛苦得知最小rule 。* p) n) @$ H  C0 @- {3 b+ S" z4 b

9 @4 S1 t: B  s但fab的TLR(topological layout rule)  請問我要去那裡查呢? 是要與晶圓廠要嗎? 因為我很想知所有規則免的我浪費時間 測式 各材質間的距離 寬度等...! y  q" x/ N3 Z1 Q2 q8 k" m
還有command file好像各EDA  軟體的  撰寫語法似乎不同,所以並沒作者為它出書 讓大家看的懂# ~% I; M! g2 D
command file內容吧 ?
0 ^* U& r1 |5 F我只知 自強基金會 的ic佈局課程中有教,但真的都沒出書或網路有詳細教學的嗎^^7 u" t( ]1 v# B: O# Q- R. o
目前暫時還沒找到呢!* W# n) K3 h9 Z! c2 v
這是小妹目前的疑惑,相信很多與我一樣的初學者應該也會遇到這樣的問題及想法 謝謝^^
回復

使用道具 舉報

14#
發表於 2007-9-11 11:53:35 | 只看該作者
TLR...跟cic應該要得到吧,要不到就很其怪了,沒這個正常不能去layout的。
. ^' ~. ?  ?/ y5 j這個在公司還是算機密的文件...因為這個是公司跟fab簽約後才可以download的。
/ S+ G6 y- {5 w
! f- {) F/ `) m8 H5 f7 p3 }各種EDA的cmd 寫法是有些不同,但是很多部份是用羅輯運算的,其實看起來是不會差太多,
, [* I* n, J5 z  I只是一些指令的不同。& j" O2 `$ T) d% V9 n7 d* u& G

0 J9 @" {, T+ f: h* G: [這個部份真的沒看過有書@@,因為每個製程不全然相同,而指令的部份通常有說明書...
  K6 X& h- f) C2 _) R所以這個部份主要是查指令的工具書看他的寫法吧。
回復

使用道具 舉報

15#
發表於 2007-12-19 19:14:45 | 只看該作者
小弟我比較希望知道的是未來發展的前景吧,畢竟努力去學習的東西* ~7 g/ B, G, F( y
在未來竟然會被拋棄,那倒不如不要學。) t& Q; b2 D1 t8 O
因為我現在真的滿害怕以後會選錯道路(包括LAYOUT)萬一以後畢業: B5 ^( d  |/ I+ b. m8 ~3 g1 w
找不到工作該怎麼辦,即使技術非常好,但是市場需求已經達到飽和值。
( c' s( O1 b3 _, V9 `2 r0 S6 t6 h% M那不就是拼命唸電機卻換來了失業嗎,只不過目前有關LAYOUT的未來似乎討論的並不多。
回復

使用道具 舉報

16#
發表於 2008-2-5 20:20:09 | 只看該作者
我作為一個RD 最想了解的是
: a# o9 w" {+ HLAYOUT在畫不同類型的電路時
5 H+ ~9 {# H* ^2 Z佈局的方法是否會有所不同?: T+ F6 @+ Y# [/ a1 _
; a, h3 u% G% g+ v+ V& K/ x
還有LAYOUT為什麼可以一眼看穿這個電路的連接方式4 n' C  S3 t) |
但是我們這些很少看LAYOUT的RD 就會被一大堆顏色1 E. x% f& y, f
給迷惑住.
回復

使用道具 舉報

17#
發表於 2008-3-25 09:47:58 | 只看該作者
希望可以學到layout上的技術~1 B( {0 n- b( y. u! q" D
像看到一個電路,就可以快速看得出來最後大概的圖形架構!!
回復

使用道具 舉報

18#
發表於 2008-7-17 07:51:50 | 只看該作者
我想除了可以很快看懂 LAYOUT之外& c3 H* Y: B  c& ~4 A( L! t1 ~
還要懂得如何 畫 RLC 與 MOS 才能夠抵抗PROCESS VARIATION 的技術
回復

使用道具 舉報

19#
發表於 2008-12-4 20:58:41 | 只看該作者
有人教有好项目,学的才是最快!
回復

使用道具 舉報

20#
發表於 2008-12-30 13:29:32 | 只看該作者
哪个方面都想要了解。。。我发现我什么都不懂。
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 03:45 AM , Processed in 0.165021 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表