設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › ESD/EMI/EMC討論區 › chip power ring 电阻一般不超过多少？ ...
返回列表 發新帖
查看: 24553|回復: 14
打印 上一主題 下一主題

[問題求助] chip power ring 电阻一般不超过多少？

  [複製鏈接]
scy8080
跳轉到指定樓層
1#
發表於 2008-3-13 18:09:48 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
对于较大面积的die,从ESD考虑，power ring 电阻一般不超过多少？7 s* f1 G. H, j4 n" E0 E5 n
请高手指导，谢谢
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

qpau
2#
發表於 2008-3-17 23:36:52 | 只看該作者
我也想知道這方面知識啊!!!!, e* z: c8 G! T- N
有沒有人可以幫忙回答的呢????
回復 支持 反對

使用道具 舉報

cthsu1
3#
發表於 2008-9-8 23:18:47 | 只看該作者
最好不要超過 1 ohm: I7 p/ j4 h1 |7 S  W
如果會超過
, ^: r8 c6 b! I4 p' D: j那麼 I/O 這邊的元件要畫大些
回復 支持 反對

使用道具 舉報

scy8080
4#
 樓主| 發表於 2008-10-31 00:01:42 | 只看該作者
最好不要超過 1 ohm，谢谢, |0 R, X, ^+ m' |3 O4 r& y
超过1ohm, I/O元件大些，这个尺寸大小怎么来把握哪! m1 e7 ~( x/ `' u7 [' |: o

& H7 \/ W& Z. s/ H$ i[ 本帖最後由 scy8080 於 2008-10-31 12:05 AM 編輯 ]
回復 支持 反對

使用道具 舉報

scy8080
5#
 樓主| 發表於 2008-10-31 00:07:09 | 只看該作者
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，这个作用是什么哪
回復 支持 反對

使用道具 舉報

6#
發表於 2008-11-1 15:26:02 | 只看該作者

回復 5# 的帖子

是为了增大Drain 到Gate的space，也就是增大Drain到Gate的Resistor，防止突然的大电流烧毁Gate！
回復 支持 反對

使用道具 舉報

samgu
7#
發表於 2010-5-14 15:37:38 | 只看該作者
若擔心 POWER ring resister，有另一個想法就是在這條路徑上多塞一些VCC to GND CLAMP
回復 支持 反對

使用道具 舉報

8#
發表於 2010-6-8 10:48:22 | 只看該作者
补充：1 Ohm可能难一点，3 Ohm比较实际，特别是较大的Chip！
回復 支持 反對

使用道具 舉報

9#
發表於 2010-6-14 11:36:24 | 只看該作者
看到許多前輩的經驗談......讓我增進許多經驗喔~~~感恩
回復 支持 反對

使用道具 舉報

10#
發表於 2010-9-11 16:13:21 | 只看該作者
回復 1# scy8080 # Y% s4 R. I$ r4 j, I& x; u. p
" m. u. ^4 E& ^9 e1 e( @5 |0 `5 G9 l
6 ~7 H; q' A  q6 k) H
   8 N, e  Y' `  v# \- b8 N
　以ＴＳＭＣ作为参考，90纳米以下要满足bus电阻小于１欧姆，90纳米以上要满足bus电阻小于３欧姆；如果不满足该设计规则，esd zap的时候
" N; h% A. C2 D3 j  S3 T很可能打坏core里的device。2 q, X. A3 i# Q  A1 b% v, x
　
回復 支持 反對

使用道具 舉報

11#
發表於 2010-9-11 16:24:01 | 只看該作者
最好不要超過 1 ohm，谢谢
, i! j6 W1 x, ]) W* ^超过1ohm, I/O元件大些，这个尺寸大小怎么&#2646 ...
7 _9 U& E5 j* B) h8 rscy8080 發表於 2008-10-31 12:01 AM
2 }: q5 F2 H/ f! g
7 X) _$ l# g- S. Z1 \
0 @2 I4 _5 W7 U7 `) g' U
I/O元件大些有一定的帮助，但瓶颈不是在I/O元件本身的大小上，所以I/O元件大些起到的作用不是很大，比如diode,Ncs的面积大，实际上对diode,Ncs的交流导通电阻减小并不是, \; I! H  N7 Q6 M& T" F
很明显，由于ｂｕｓ太长了，上面的IR drop太大，比如ead zap 2000v，有大概1.3 amps的电流，如果ｂｕｓ电流从１欧姆变到２欧姆，那压降就增加1.3v，而单从增大io的面积8 q; `" N+ ^6 I: Q
来平衡ｂｕｓ电阻的增大是很难的（再说成本上也不允许我们降ｉｏ的面积做的很大），势必会对core device形成危险！
回復 支持 反對

使用道具 舉報

12#
發表於 2010-9-11 16:43:44 | 只看該作者
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，& ...7 s/ V) ~) E3 p' V: x7 e
scy8080 發表於 2008-10-31 12:07 AM

4 v* A+ e! E( |7 U% f# S: a) I0 ?. x4 J* m# ?
拉大 CON到GATE的距离也只是拉大drain 端CON到GATE的距离，不会拉大source端CON到GATE的距离（同时一般会将salicide也去掉），
, @( h  `/ w* d4 [6 x  d7 f其作用是增大drain端的电阻，相当于在drain端串联了一个电阻，起到在esd 冲击时保护自己不被打坏；能保证ggnmos下寄生的诸多npn管
% F% F, b; n8 T6 _% k9 C（gdpmos下寄生pnp管）能够均匀的被打开，进入snapback状态，泄放esd电流；如果drain端这个等效的串联电阻不够大，寄生的诸多
1 D; @( ]; l% E- A0 D( b" Vnpn管（gdpmos下寄生pnp管）可能不能够均匀的被打开进入snapback状态，只是有的开有的没有打开，而esd的电流或者说能量是一定的，& x3 Q: t9 P) w( T3 ^% S6 L# J5 K7 w6 ]
必须泄放，电流在局部逐渐增大，出现二次击穿（热击穿），把device烧掉，我们通常看到的emmi图片上出现在source与drain 端的那道小3 @1 M  b; z/ L: G
暗条或者drain端的小洞洞或者gate下的小洞洞，都是被烧毁掉的痕迹！

評分

參與人數 1感謝 +2 Chipcoin +2 收起 理由
semico_ljj + 2 + 2 不错。。。

查看全部評分

回復 支持 反對

使用道具 舉報

13#
發表於 2012-7-12 13:15:13 | 只看該作者
good!
- {7 b: s2 @( W! A2 I讲的很好，现在在被一个ESD问题困扰
回復 支持 反對

使用道具 舉報

14#
發表於 2012-10-20 15:04:41 | 只看該作者
受益匪浅啊··~~~~~~~~~~~~~·
回復 支持 反對

使用道具 舉報

15#
發表於 2021-8-26 13:34:21 | 只看該作者
受益'良多9 G1 [/ F4 M. F7 y3 c/ {
) Y: x1 r" u1 w+ e* [; d
謝謝大大的分享!!!!
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 01:22 PM , Processed in 0.123016 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表