|
商周出版一本書: π型人:職場必勝成功術,,/ X _* `# ?9 r2 Z! J- r6 y$ Y
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」4 c/ o' T1 R1 [# x6 v
% @7 H r3 ^) Y* a5 P3 j
在IC Layout世界裡, 小弟的解釋為: v! H5 r6 @8 J1 W( s
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
$ x. P. ~: Z3 Q- d1 g另外再學習和本身工作的前、後,也就是上下游相關的知識./ m/ g/ l- Q9 A( ]' K4 A0 D
例如:IC設計和 晶圓製程或 CP測試5 B. Q2 [, J5 f( f% [* G
3 }4 [2 s/ `4 w- f: I" C" X8 R(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
$ @. M3 L* f& s. |5 U$ ~隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
% Y+ r% ~7 s7 k! o& J
4 v# `+ Y y0 u% j" t1 }學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,7 \; g* X$ o( W; k' s9 t, V
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
7 z- q6 E5 \7 [( r8 `而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化% b/ H! r( I$ ~! e, _: u: l Z B
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
7 B- ~0 b* d1 T# }- Q9 _# P/ E2 |0 t+ p# ]; b1 X8 ^
所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
9 Z: p% Y1 }# Y4 v: U: s必然可以脫離 「像是在 做工ㄉ感覺得,, 」( R+ h( T6 A+ k
" E- ]2 r* n3 j, h) k
共勉之~ |
|