|
商周出版一本書: π型人:職場必勝成功術,,% N! X- i9 `- n( h. [9 V
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」. k% f [) t) \
: x/ i: ~5 a, x! M! H3 B& x3 w- F
在IC Layout世界裡, 小弟的解釋為:
0 e. \5 z4 R9 Q1 |: _' T' LIC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)+ Q! T) d' a m$ n! L
另外再學習和本身工作的前、後,也就是上下游相關的知識.
% V7 K- H* G# N! |6 G! ?% G例如:IC設計和 晶圓製程或 CP測試0 ]# P- o' V- C! f
8 U1 b. ~2 o* Y% e1 i
(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?) : K/ u8 y$ R- v: i7 G
隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
+ B0 B7 T7 V; P. M/ C4 l
# E0 }' x7 U, c3 F+ @1 o學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
. B4 Y+ j9 C/ m2 _& n+ q' ?學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
8 _9 a) l+ V) H* m/ r: x而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化; Z9 ]) }0 a( \
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
3 y0 T( C: y1 v; |" V
" l4 y7 k- N: X) [/ r所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,* r5 X E4 ^- _- x& `# d( d' j& v
必然可以脫離 「像是在 做工ㄉ感覺得,, 」1 B# `( Y0 }9 {3 v( k) n
@' f: E4 p# u$ w: l/ z& R共勉之~ |
|