請教有關調folding_cascode 放大器的訣竅

st80069

( {* c6 ]% }  k- b0 e4 D上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
  B9 J+ j3 C, Z) x8 u. ~所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
2 W3 G, q3 k4 M& S: d. o
. o+ ?" G: |& Y8 z9 g- o3 _增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
* H5 {, t, j3 a" }6 ?: s0 P在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
/ H3 q$ B8 ?# x, H+ C. S看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，

- ^" \) b3 k0 K, X( }所以有幾個問題跟訣竅想請教各位大大，
" r  w; U) O# K; z" t1.VCM的值真的需要固定在VDD的一半嗎??
" J! [( g0 X: u
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

) l1 }( g8 A! l3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

$ u7 A$ z: y8 O大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
5 B+ b) P8 s8 G3 [5 I6 l, s希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
! k2 H+ \+ |% s6 l9 ^8 C4 z附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
0 H+ i& o3 p  S7 ]7 i8 l2 E.prot
.lib 'xxxxx.lib' TT
.unprot
.globle VDD
! r& f. K, T* Y; o5 R.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
*****************
$ r$ t. j+ ^+ U; N# ]' R/ tVDD vdd gnd! 1.2V

+ W5 u: [  x6 U* a* e" ^/ Y$ {# u6 XVB1 vb1 gnd! 0.74v
  V0 W4 h) S: u7 b) ?* X! ]% ?VB2 vb2 gnd! 0.4v
! v3 o7 Z/ e$ sVB3 vb3 gnd! 0.38v
6 U1 e" l. p: r+ V3 n' y" q
' r( d( N: G& ~5 j/ c$ }& {VCM vcm gnd! dc 0.6v
' I9 d/ i5 G: Y6 `" l8 u0 K1 x0 N. yVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
* O- Z8 d! q7 g7 T9 X*****************

8 V/ D% f* O' p; [( c& f  IM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
7 G7 Q5 _% S! \( n" wM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
9 a) v. D2 Y& hM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
2 ^- T( S  h1 hM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
; `9 c; k9 G8 l  h9 sM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
5 {$ f. Y( I, X: `; \7 C! PM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
( G( V  L7 k: f  d% K# ~
***********analysis*************
************output**************
: i: D- Q& Y+ d( s+ i.op
.option post
.tf v(nout) vd
2 |0 ^! b  P9 B/ t3 D& f.end
# [/ F( d4 K/ b2 s) o3 ~) \
# i. f4 B' k, W8 V# m- U# Q; D      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??
8 z! [% a- r4 b. o3 y
[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
' i: q; F; y% A; r: p+ L差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
9 q7 P6 J3 R& G' f7 M  I結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
1 T# A1 ~" a- Z- ~% b
0 R9 v. e' S& l, H& M0 w, }, r
多虧有vince大大的肯定，小弟才敢放手去做

不過，現在卻又遇到個難題，
6 Q3 ]0 w4 M( e8 y' [* w電壓值該怎麼調，或者W/L該怎麼分配，
* p( j# X) r9 P! r5 D6 f: m# ^* m才能讓Mdrive的部份便成SATURATION??
0 S5 t/ i  M8 d% p0 `$ T調了整整一個下午，linear就是linear，說不變就是不變....
- p* b5 i, L! R( q9 C4 GM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
- F6 X& V; f. m' d看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
; _* _6 l3 t3 u2 p0 r( M需要多少電流?
regulator 的load regulation spec是多少?
$ \9 P. E$ A( H( z第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
- F7 \* m1 O0 q7 X  B& w謝謝hiyato大大提供的PAPER......
. O( R2 g! W5 g: w回vince大大，
7 s, ?9 t) a- B& Gload預計是SRAM ARRAY，是作為SRAM的供應電壓用。
3 ?8 o( r" K2 H2 a% o剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....
" G) L) P8 x* [! X$ F1 `
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
; s. n  j( }; V4 o$ F) D* a不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
8 u1 N+ m) r+ N& {   原因是kbgriver所說的  
  @+ d8 ?- k$ n8 f' W2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
% {1 ^$ @0 \* \* Z7 u4 V   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
! I4 G5 K% v) {# q, v$ ?3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
! ]' l' l5 I, Z/ e9 k$ B   那我會建議你用更簡單的架構
# H3 Y% b7 H4 n9 E   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
3 K3 B$ g( G, c1 w( s( T- z4 V7 l5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8 l2 u/ n4 C/ Z2 T! _' v' W( H8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
+ W+ y, n1 i2 E$ a6 q9 H; ^' h2 H/ s更謝謝finster大為我提供的建議，
" C4 q9 P. h- e# |+ l- z看到各位大大為我解答，讓我求助無門的情況下感動非常了
9 D4 y- _0 F) `2 V. e9 R恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
: O2 o2 }( H% F/ A謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
9 D- T3 L; [$ Q3 q6 N而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
- A+ M  U7 A7 E除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
/ r  R8 W4 M! Z( d5 k小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
' x1 A6 i% R# Y# h! {
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
$ J" N% E9 t* N* A( Z/ X* D話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
/ b) V5 Q3 Q* d$ M7 S. {9 Q(昏頭)
$ Q* y" W1 P4 X5 z抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
7 e' r& u8 ~& }- y" m) q* A我重新再重推做一次...

& T! R! Q( W  {- i( M" v[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
: h+ F2 _+ |! w/ A/ e" P$ o. V**** 本內容被作者隱藏 *****

' d0 a6 @3 o5 O+ L0 uregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
0 `; w) A7 H' B& S/ i1 A  \7 { 要錢以後再說。
* E6 k/ W2 A( Q0 O( u9 B
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
( J4 `  {1 S( d) I0 d2 O2 |(昏頭)
抱歉抱歉....
; f9 a2 _' v7 r0 c9 @! o- Ofinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
, b$ C2 V9 X+ }/ d4 a( e9 R我重新再重推做一次...

5 b' b, r1 C# H( S4 A
- x, f4 E  p$ N* }1 ?; Q1 y' J4 T, `

$ r& _& Y! A3 X9 O' \3 x不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
) e# y: A$ a3 ?. Y  }/ |: e自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
* `* l, c' f4 n0 h很謝謝kgbriver的寶貴意見~~~
/ K, M6 s/ z9 t- T: ~8 ~: |看finster大大的解說，
3 [, M5 P1 _( x8 T4 {發現OP的學問，還真是多....
$ S7 a9 A1 m5 m7 [' E" }唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

2 l& v" z  Q) Z% B* Z從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

$ Q. D' v$ a5 N恩.....原來如此...
8 [+ c' ]- ]" _- w今天發現了一個問題.....小弟的功率真是省到了一個極點....
5 P( g9 t1 w1 F電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
" g/ m) A  A0 b結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
# A  ?- ^7 m* L喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
/ N- [# N6 z* _1 l發現OP的學問，還真是多....
唉...小 ...

我想,你有點誤會我的意思了
: n  ~/ i4 W; {( Z3 K9 h& D! x! m在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
" I3 S/ n  w4 p9 ~8 q5 k( `" c% T而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
9 s0 d, ~$ D9 _0 e4 R如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....