IC Layout外包需求

frankie0315

[好康相報] IC Layout外包

dear all ,
9 Q- j4 Y0 J3 O2 Q6 G2 N( J) N
請問有誰有接ic layout外包案件 ,

9 z9 j3 N4 ~3 c" {7 ^目前需求 2位駐場人員, 時間為 11月中至明年一月底.
/ k$ y6 ?& c2 y' x. {5 m
" {  ^. b+ @' \4 t0 Q4 o" g0 Z" R需要進廠支援, 若是有相關的訊息煩請提供.
! Y* K4 A, x# E% f; @
& |9 m$ F% e5 d% l% m3 S: V請各位幫幫忙

( k- ]" a8 |' P* |8 H  M9 Lthanks
3 z" Y- p3 _, l! Z
Frank

ranica

模拟版图工程师
. a  y& `9 U) c" ^# Q公      司：A famous IC company
. U2 Q9 ~+ R/ r3 B工作地点：苏州

5 d4 X. i+ I! ~1 q) h职位描述
, C3 R1 M) C+ r8 a工作岗位: 模块级模拟电路版图设计,包括物理验证.
+ P0 \) }( j- e
职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
# Q  L8 ], j* z: y2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
0 @6 g+ k' w* c8 K6. 一年以上模拟版图设计经验

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

  U5 |7 j. {* K% B* R9 }4 I/ a2 ]2 }职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
. S* M9 p( W% y' z; `1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
, f1 w, S- W; I  n% S3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
5 p  G; s: r* W1 j6 x1 L$ j4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7 g; p. ^0 N0 D0 ?7. 两年后端工作经验

ranica

Senior Layout Engineer
* V0 A7 o, o9 f4 e# k公      司：A famous European IC company
工作地点：上海
# g8 p# B: x& l! g
Job description  
3 u* U1 q( y8 G0 Z: J, C5 p8 b+ ^- layout of analog building blocks  
- place & route of digital circuits  
- floorplan and toplevel layout  
- bond sheet assembly  
- layout verification and finishing  
- coach junior engineers  

, a2 x- o; I0 T5 f! ^Required knowledge competencies and attributes  
- master or bachelor degree in microelectronics  
- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
3 e. }7 [' G6 p, \0 V$ W1 n" u+ W- experience in full layout flow  
- experience with Cadence/Mentor based tool chain  
1 u! P+ H6 z$ ]* B! C3 _# f- very good communication skills  
- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
$ Z2 X. ?5 A' {+ G8 X' T公      司：NO.321-A Semiconductor Company
, q5 l% ?  M5 n6 y: K' E工作地点：厦门

6 M! a4 {2 V( v8 t1 L岗位职责：
1、协助市场部参与芯片的定义、评估和市场推广
2、负责客户方案的设计、demo 板的设计及生产
6 u& p5 }( v: ~7 p( E3、解决客户反馈的各种技术问题
$ h* o6 n% y3 ?" ~1 ^5 ~% |4、重要客户的项目设计及协助电源产品的生产
5、代理商的 FAE 培训及管理
) \0 t! J5 S4 o/ `& F- _3 E6、完成销售部申请的 Demo 板

% H7 u) n' ^+ X+ v* ]" G0 Q% E( q任职要求：
' h; a7 m1 {6 e! Y6 A) k  K3 n1、大专及以上学历，计算机及电子、通讯等相关专业毕业
2、在开关电源领域2年以上工作经验
3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
- V  u, ?9 L9 |7 |, M5 h. c4 V4、能熟练应用Layout、电路仿真等相关的计算机软件
5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
3 F7 q" Y# ?! {9 R- H! `公      司：A famous IC company
$ A8 i4 L+ |9 W, g6 }" f. j$ u1 j工作地点：苏州
' g$ T; D7 o! k8 K8 P7 i7 M* @8 B, m
; W! \! Q# f- J' d% b( F% n( K& N职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.

职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
3 `/ i& e0 D; Q$ ?4 J8 \5. 学历本科或以上
6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
( a+ h6 {" |$ j( q( k: ~4 `/ I公      司：A famous IC company
2 X* e) Q4 ?" h( c工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
! t1 ?, \, `8 \5 I( j7 G
# j1 r4 V7 C1 R# x9 J职位要求:
6 f+ i, H4 [: `0 `8 S6 F9 }1 ^! R1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
- o+ e  K0 z& ]- I, l/ z4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
( h& j0 x# d/ V$ W5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

jcase

【專案詳細】       
/ D  X1 r4 S! A2 M& X  E  S' O8 s
' s' }7 `' y! q$ S7 A讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！
0 Q) J( K2 @# E/ v( {) d
1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
) v* Q! Q& v4 y9 s6 Z" `3.配合地點：以台北縣市為主，因方便討論
4.專案預算：依接案方報價
5 ?& Z8 W6 _9 W, A7 K* T& \5.注意事項：       

【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的

2 j7 q/ N# z5 s2 M詰鎧科技
細拓科技
1 {% n- l+ g3 d4 q摩爾科技
雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer
  D) G1 w# C: f7 x
公      司：one famous IC company
工作地点：上海

8 ]* T6 r! s6 e+ w; G% Q0 y9 ~6 LJob Requirements:  
% B' Q' L6 P. G8 k/ ^! j-Work with circuit designers to build physical design floor-plan;  
-Complete the physical layout design with the constraints of circuit design requirements;  
5 J( Y' I7 h6 v: T+ x- l- A-Verify the physical layout design to meet both circuit design requirements and process requirements;  
: j- |5 [+ U3 ?-Use the advanced technologies to improve layout design quality and efficiency.  
# R. m# y; U" C; f) ^
Qualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
-At least 4 years experience in layout design field with rich tapeout experience;  
7 Q0 a4 w0 I$ o0 R8 r  U-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
-Prefer experienced in PLL and IO design  
% d' U2 N/ C4 [* [9 i-Patient, A good team player, Good communication skills;  
8 I9 s/ B1 w0 @-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
3 z6 i+ ]  C. N# f0 ]1 V, V/ U3.設計某些特定類型的電路
: [  x% b2 j/ Y( R. {$ V4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號
# V1 T/ f) s, [$ i, [$ r
3 A0 [& d( V( s9 e: V
6 h! W- f! A5 ?- M3 h" ^6 r, ]  M合作面議。能者與意者請email研發簡歷與chip123聯絡。